

Основана в 1947 году Выпуск 1111

В.Л.Шило

# Популярные цифровые микросхемы

Справочник



Москва «Радио и связь» 1987 Mit ve:

ине ...

TH

ББК 32.844 Ш 81 УДК 621.397.62—**519:64** 

> Редакционная коллегия: Б. Г. Белкин, С. А. Бирюков, В. Г. Борисов, В. М. Бондаренко, Е. Н. Геништа, А. В. Гороховский, С. А. Ельяшкевич, И. Н. Жгребцов, В. Г. Корольков, В. Т. Поляков, А. Д. Смирнов, Ф. И. Тарасов, О. П. Фролов, Ю. Л. Хотунцев, Н. И. Чистяков.

# Шило В. Л.

Ш81 Популярные цифровые микросхемы: Справочник. — М.: Радио и связь, 1987. — 352 с.: ил. — (Массовая радиобиблиотека. Вып. 1111).

Приведены сведения о трех самых распространенных в раднолюбительской практике видах цифровых микросхем: ТТЛ, КМОП и ЭСЛ. Кратко рассмотрены основы их схемотехники, показаны структуры, цоколевки в дано описание работы более 300 типов массовых цифровых микросхем: логических элементов, триггеров, регистров, счетчиков, мультиплексоров, арифметических и др. Даны рекомендации по их применению.

Для подготовленных раднолюбитслей и специалистов народного хозяйства, разрабатывающих и применяющих импульсно-цифровую аппаратуру

Ш <u>2403000000-170</u> 100-87

ББК 32.844

РЕЦЕНЗЕНТ Л. С. ЧЕГЛАКОВ

Научно-популярное издание

валерии леонидович шило

популярные цифровые микросхемы

Руководитель группы МРБ И. Н. Суслова Редакторы Т. В. Жукова, И. Н. Суслова Художественный редактор Н. С. Шени Переплет художника А. С. Дзуцева Технический редактор Л. А. Горшкова Корректор Л. С. Глаголева

ИБ 1595

Сдано в набор 02.02.87. Подписано в печать 29.04.87. Т-10452. Формат 84×108<sup>1</sup>/<sub>57</sub>. Бумага ки жури. № 2. Гаринтура литературная. Печать высокая. Усл. печ. л. 18.48. Усл. кр.-отт. 18.48. Уч.-изд. л. 22,03. Тираж 1648 2 р. 10 к.

Издательство «Радно и связь». 101000 Москва, Почтамт, а/я 693 Владимирская типография Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и киижной торговли 600000, г. Владимир, Октябрьский проспект, д. 7

© Издательство «Радио и связь», 1987

#### предисловие

Предлагаемая книга посвящена схемотехникс самых массовых серий микросхем — цифровых малой и средней степени интеграции. Известно, что в 70-е — 80-е годы в аппаратуре доминируют три вида таких микросхем: ТТЛ, КМОП и ЭСЛ. Их выпускают сотнями миллионов штук в год. Возможно, многие из них будут изготавливать до конца столетия.

В каждом из трех видов микросхем существуют преемственио развивающиеся серии. Имея описание микросхемы, можно реализовать ее свойства полностью. Каждая группа микросхем (к примеру, счетчиков, регистров) имеет сейчас миого схемотехнических применений. Варианты схемотехники отображают как ход развития микросхем, так и расширение запросов потребителей. Вдумчивый читатель может проследить путь развития схемотехники от простейших микросхем до современных и перспективных. Кроме того, полезно сравнить, как исходные устройства оптимизируются и трансформируются под схемотехнику ТТЛ, КМОП и ЭСЛ.

Автор надеется, что кинга будет полезиа и начинающим, и опытным раднолюбителям, а также студентам и молодым специалистам. Онн смогут осванвать цифровую электронику на практике: позиакомившись с отдельными узлами и с параметрами крупносерийных микросхем, легче изучить теорию логических преобразований.

Книга состоит из трех глав. Глава первая — наибольшая по объему, поскольку посвящена микросхемам ТТЛ. В ней рассмотрена не только их номенклатура, но и даны некоторые теоретические сведения

(например, о триггерах), общие и для двух других глав.

Во второй главе описаны самые экономичиые массовые микросхемы логики КМОП. Отметим, что микросхемы КМОП разрабатывали после виедрения в аппаратуру первых серий ТТЛ, поэтому во многом копировали их структуру. Микросхемы КМОП почти не потребляют энергию от источника питания, когда сигналы не поступают, т.е. во время ожидания. При обработке сигналов ток потребления микросхем тем больше, чем выше скорость работы устройства. Микросхемы ТТЛ потребляют статический ток, сравнимый по силе с динамическим. Отметим, что на предельных скростях работы токи потребления как для микросхем КМОП, так и для ТТЛ сопоставимы по уровням.

Читателю, по-видимому, будет интересно по материалам первой и второй глав самостоятельно сравнить устройство однотипных микросхем ТТЛ и КМОП. Следует подчеркнуть, что в ряде стран наращивается выпуск особых серий микросхем КМОП с шифром 74С (здесь цифра 74 заимствуется от названия массовых серий ТТЛ, буква С — от сокращения СМОS, в русском варианте — КМОП).

Микросхемы серни 74С по уровням электрических сигналов, напряжению питания, структуре и цоколевке в точности соответствуют

микросхемам ТТЛ серии 74LS (т.е. отечественной серии К555). Болес новые, высококачественные варианты, называемые 74HC (H — high), соответствуют серии 74LS и по быстродействию, они постепенио вытесняют ее из многих видов пифровой аппаратуры. В последние годы разработаны микросхемы КМОП с условным названнем FACT (фирма Fairchild), скорость переключения которых сопоставима с перспективными микросхемами ТТЛ типа 74ALS (серия КР1533).

В третьей главе рассмотрены микросхемы ЭСЛ. Это самая скоростиая логика является, пожалуй, самой спорной. Потребителей отпугивает очень большая рассенваемая мощиость. Однако разработчики ЭСЛ много раз «спасали» эту логику от наступления ТТЛ, открывая с ее помощью новые возможности увеличения быстродействия цифровых устройств. В настоящее время быстродействие ЭСЛ достигло субнаносекундного диапазона (серия К1500), а перспективные серии

ТТЛ работают пока еще со скоростью в 3...4 раза меньшей.

В книге используются таблицы номенклатуры и таблицы состояний. В таблицах номенклатуры перечисляются отечественные микросхемы, приводятся их зарубежные аналоги. В каждую таблицу сводятся микросхемы определенного типа для нескольких сходных серий. Наличие микросхемы в серии отмечается крестиком. По мере появления новых микросхем читатель может самостоятельно сделать отметки в этих таблицах. Таблицы состояний отображают логические функции микросхем. Здесь, как и на принципнальных схемах, использованы мнемонические обозначения, которые сведены в табл. П.1, приведенную в При-

Зная буквенно-цифровое обозначение, с помощью табл. П.2 можио найти в этой книге интересующую микросхему ТТЛ серий К155, К555, К531, КР1533 и КР1531. В таблице микросхемы перечислены в

алфавитном порядке букв, входящих в нх обозначение.

Наименования отечественных цифровых микросхем отличаются от соответствующих зарубежных. Вместе с тем в иностраиных радиолюбительских журналах, а также в переводных изданиях можно найти миого полезных варнантов применення микросхем. С целью ориентировки в зарубежных названиях микросхем ТТЛ в табл. П.З показана связь их с отечественными апалогами. Таблица П.4 поможет найти в книге микросхемы КМОП серий К176 и К561 по их буквенно-цифровому обозначению. С соответствием наименований зарубежных и отечественных микросхем КМОП можно ознакомиться по табл. П.5. Микросхемы ЭСЛ наносекундной (К500) и субиапосекундной серий (К1500) можно отыскать по табл. П.6 и П.7, где син перечисляются в порядке возрастания их условных померов.

#### 1. ЦИФРОВЫЕ МИКРОСХЕМЫ ТТЛ

#### 1.1. ОБЩИЕ СВЕДЕНИЯ ОБ ЭЛЕМЕНТАХ ТТЛ

В цифровой микросхеме простейшие логические операции осуществляются с помощью логических элементов. В начале развития микроэлектроники каждая микросхема содержала обычно всего один догический элемент, подобный тому, который показан на рис. 1.1, а. По мере развития технологии на кристалле микросхемы стали размещать наборы таких элементов, а затем соединять их в логические структуры. При этом принципиальная схема логического элемента не менялась.

Одиако с течением времени импульсиые параметры микросхемы оказывались недостаточными и приходилось расширять диапазоны быстродействия, экономичность и помехоустойчивость микросхем за счет новой принципиальной схемы логического элемента. За четверть века последовательно сменилось около десятка таких схем. Чтобы их можно было легко различать, им присваивали сокращенные условные обозначения. В обозначении, как правило, присутствует буква Л — начальная от слова логика. Этим словом в свое время условно назвали цифровой

Устройство элемента резисторно-транзисторной логики, сокращенио РТЛ (рис. 1.1, а), отображает наличие в схеме компонентов: резисторов и переключательного транзистора. В 60-х годах микросхемы РТЛ довольно широко выпускались в гибридном толстопленочном исполие-

Присоединим на вход А логического элемента DD1 (рис. 1.1) переключатель S1, движок которого может заинмать два положения В и Н. В положении В на вход А подается напряжение высокого уровня  $U_{\rm Bx}^1 = U_{\rm H, II}$ , а в положении Н — низкого  $U_{\rm Bx}^0 = 0$ . На рис. 1.1, a на вход А подан сигиал высокого уровия. Тогда от положительного полюса источника питания U<sub>н.п.</sub> через резистор R1 в базу транзистора втекает насыщающий базовый ток 15, являющийся здесь входным током высокого уровня Івх. Таким образом, элемент РТЛ включается входным

напряжением высокого уровня. По-другому, это входное напряжение можно назвать активным логическим сигналом элемента РТЛ.

Действительно, если в схеме (рис. 1.1, a) переключатель S1 находится в положении H, траизистор VTI открывающего тока получать не будет и поэтому закроется. Через вход А логического элемента DD1 будет стекать на землю очень малый входной ток низкого уровия  ${f l}_{1x}^0 = {f l}_{KEO}$ , т. е. ток утечки перехода коллектор-база транзистора VTI.

Этим током управлять нельзя.

На этапе ламповых ЭВМ широко использовалась логика со входными днодами. В траизисторном варианте она называется ДТЛ-дноднотраизисториая логика. Этот элемент показан на рис. 1.1, б. Он имеет как бы обратный способ действия по сравнению с РТЛ. Входные резнсторы, снижавшие принципиально время включения элемента РТЛ, заменены входными диодами VD1—VD3. Траизистор VT1 активио замерывается дополнительным внешним напряжением смещения—U<sub>CM</sub>=—1...—2 В. Днод VD4 отделяет входную матрицу VD1—VD3.

Элемент ДТЛ DD1 (рис. 1.1, б) можно включить, если через переключатель S1 его вход A заземлить. Тогда днод VD1 откроется, иапряжение в точке схемы  $\Sigma$  понизится до 0,7 В (это прямое падение иапряжения на креминевом диоде). Отрицательное напряжение —  $U_{c,w}$  подериятельное иапряжение —  $U_{c,w}$  ходе Q появится напряжение высокого уровия  $U_{B,loc}^{loc} \approx U_{B,loc}$ . Отметны, что от входа логического элемента ДТЛ в это время стекает на землю входиой ток низкого уровня  $I_{B,c}^{0} = (U_{B,c} - 0,7 B)/R1$ .




Рис. 1.1. Первые логические элементы ТТЛ:

a — однотранзисторный элемент РТЛ; b — элемент ДТЛ; b — простейший элемент ТТЛ; 2 — функциональное обозначение.

Когда на вход A от переключателя S1 будет подано изпряжение высокого уровня  $U_{Bx}^1$ , диод закроется и поэтому входиой ток  $I_B^1$  высокого уровия окажется пренебрежимо малым. На выходе Q появится аыходиое изпряжение инзкого уровня  $U_{Bbx}^0 < 0.3$  B, так как транзистор VTI получит от источника пнтания  $U_{M:n}$  через диод VD4 большой открывающий ток  $I_B$  (учтем, что  $U_{B:n}$  существенно превышает  $-U_{CM}$ ). Таким образом, в схеме ДТЛ база ключевого транзистора VT1 непосредственно не связана с источником сигнала, в данном случае с переключателем S1. Следовательно, транзистор не примет многне помехи от источника.

Нетрудно видеть, что в элементе ДТЛ входиым запускающим является ток низкого уровня, следовательно, для такой схемы активное — входиое напряжение низкого логнческого уровня  $U_{\rm BX}^0$ . Переход к инзкому запускающему уровню оказался необходимым для обслуживания источников кодовых, цифровых, командных сигналов — кнопок, переключателей и контактов реле. Замыканию их контактов на провод с нулевым потенциалом сопутствует гораздо меньше ложных импульсов запуска (так называемый дребезг контактов), чем при их замыкании на высокий потенциал.

После перехода к широкому выпуску интегральных полупроводииковых микросхем ДТЛ довольно быстро выяснилось, что для улучшения электрических параметров цифровых микросхем выгодиее заменить матрицу диодов VD1—VD4 (рис. 1.1, 6) миогоэмиттерным транзистором (VT1 на рис. 1.1, в). Поэтому иазвание ДТЛ трансформировалось в ТТЛ, т.е. транзисторно-транзисториая логика. Одно время существовало сокращение Т<sup>2</sup>Л, но оно не привилось (в отличие от названия более поздией интегральной инжекционной логики, сокращенно И<sup>2</sup>Л, для которой не было принято сокращение ИИЛ).


Элемент ТТЛ (рис. 1.1, в) на дискретиых компонентах не стронлся, так как многоэмиттерный траизистор разработали лишь на этапе нитегральной схемотехники. Четыре p-n перехода транзистора VT1 образуют матрицу диодов, соответствующую диодам VD1—VD4 элемента ЛТЛ (рис. 1.1.6).

Рассмотренные трехвходовые элементы РТЛ, ДТЛ и ТТЛ имеют

функциональное обозначение, показанное на рис. 1,1, г.

Существуют следующие разновидности микросхем ТТЛ: три ранних без применения *p-n* переходов с барьером Шотки (стандартиые, маломощные и мощные), две со структурами Шотки ТТЛШ, а также три новые, перспективные, усовершенствованные ТТЛШ, условно называемые FAST, AS и ALS. На рис. 1.2 (в координатах потребляемая логическим элементом мощность — годы) показана взаимосвязь варнаитов ТТЛ.

Рис. 1.2. Развитие ТТЛ (СТТЛ— средиего быстродействия; МТТЛ— мощиые; ММТТЛ — маломощиые; ТТЛШ—с переходом Шотки; ММТТЛШ — маломощиые с переходом Шотки; АS—перспективные сверхскоростиые с переходом Шотки; ALS—перспективные экономичные с переходом Шотки; FAST—компромиссиые между AS и ALS)



Быстродействие самых разных по схемотехинке цифровых микросхем принято сравнивать по так называемому времени задержки распространения сигнала  $t_{3\pi,p}$ , т.е. по интервалу времени от подачи входного импульса до появления выходного. Если принять во внимание потребляемую элементом мощность  $P_{not}$ , то можио подсчитать энергию, необходимую этому цифровому элементу для переноса одного бита информации  $\Im_{not} = t_{3\pi,p} \cdot P_{not}$ . По дваграмме (рис. 1.2) можно определять, что за двадцатилетие энергия  $\Im_{not}$ , затрачнавемая в элементе

ТТЛ, была уменьшена со 120...140 до 5...20 пДж, т.е. примеряо на полтора порядка. Основная часть этой экономни получена в результате мпогократного уменьшения времени  $t_{\text{эд.р.}}$ . Одновременно путем усовершенствования технологических методов изготовления полупроводниковых структур удалось снизить в 2—3 раза и потребляемую мощность  $P_{\text{пот.}}$ .

Интересно, что теоретически наименьшая энергня переноса единивы информации равна произведению kT. Здесь k— постояниая Больцамана, Т— абсолютная температура. Произведение kT— это энергня элементарного шумового выброса. Для Т=300 К Эпот=kT=1,38·10-23 × 300=4·10-9 пДж. Таким образом, современные микросхемы, а следовательно, и ЭВМ, построенные на этой элементной базе, потребляют энергию, на девять порядков большую по сравненню с теоретическим пределом. Эту «энергетическую пропасть» полезно, однако, сравнить с может быть, к теоретическому пределу Эпот=kT удастся приблизиться через 120 лет?

Сейчас в блоках аппаратуры можно встретить все перечисленные варианты микросхем ТТЛ. Напряжение питания у них одинаковые  $U_{u.n}=5$  В±10 %, а входные н выходные логические уровни совместимы. Микросхемы ТТЛ более новых серий имеют улучшениые электрические параметры, но расположение их выводов (т.е. цоколевка) остается прежним. Полная электрическая и конструктивная совместимость однотилных микросхем ТТЛ на разных серий синмаст многие проблемы развития и улучшения параметров аппаратуры и стимулирует наращивание степени внутренней интеграции вновь выпускаемых микросхем, нальных узлов, многие из которых рачее были самостоятельными микросхемами.

Основная номенклатура применяемых сейчас микросхем ТТЛ имеет средний уровень интеграции. Советуем читателям самостоятельно подсчитать (естественно, приблизительно) число транзисторов в микросхеме, например регистра (см. § 1.15). На кристалле микросхемы такой сложности располагается 1000 и более транзисторов.

Сейчас все более доступными становятся большне нитегральные схемы (БИС). Это микропроцессоры, контроллеры к инм, запоминающие устройства, программируемые логические матрицы и многое друсориая сверхбольшая интегральная схема (СБИС) имеет 350 000 транзисторов при числе разрядов процессора 32. Все же для решения аппаратурных задач небольшого объема и для создания местных, логих БИС, требуются и простые микросхемы.

Анализируя работу микросхем в цифровой аппаратуре, можно условно определить, что до 20 % из имх должиы работать с предельными скоростями во входных устройствах приема данных, а примерно Остальные микросхемы могут быть плакоскоростными, экономичными. Оин работают в индикаторных и регистрирующих устройствах. В общих чертах это соотношение существует и между объемами выпуска быстродействующих, стандартных и инзкоскоростных микросхем ТТЛ.

Исходная схема элемента ТТЛ 60-х годов оказалась пригодной для масштабного моделирования: номиналы резисторов в ней можно было увеличивать или уменьшать в определенное число раз. Этим приемом пропорционально изменяют как быстродействие, так и потребляе-

мую мощность для микросхем разных серий. Существенные изменения в схему логического элемента были внессны лишь на этапе внедрения структур Шотки. В 80-е годы (см. рнс. 1.2) энергию Эпот старались снижать путем постепенного уменьшения объема интегрального траизистора.

#### 1.2. СХЕМОТЕХНИКА ЭЛЕМЕНТОВ ТТЛ

Логическую функцию в элементе ТТЛ выполияет многоэмиттерный траизистор (рис. 1.3, a). Ко входу логического элемента присоединен управляющий переключатель S1, движок которого может занимать два положения —В и H. В положении В на вход поступит напряжение высокого уровня, т. е. питающее напряжение  $U_{\text{в.п.}}$ , в положении H — напряжение низкого уровня, соответствующее нулю потенциала (потенциал земли, вход заземляем). Если на вход (см. рис. 1.3, a)




Рис. 1.3. K поясиению работы входа ТТЛ с многоэмиттерным траизистором:

a — путь входного тока;  $\delta$  — путь входного тока при нескольких входах; e — токи в транзисторе VT1 при высоком входиом уровие; e — токи в простейшем инверторе

подано инзкое напряжение, появляется входной стекающий ток низкого уровия  $I_{\rm Bx}^0$ : от провода питания  $U_{\rm m.n}=5$  В через базовый резистор  $R_{\rm G}$ , через переход база—эмиттер транзистора VT1, далее через контакт H переключателя S1 на землю. Силу базового тока  $I_{\rm Bx}^0=I_{\rm B}=(U_{\rm m.n}-U_{\rm B3})/R_{\rm B}$  нормирует резистор  $R_{\rm B}$ . В скоростиых и экономичных микросхемах номиналы  $R_{\rm B}$  взанмно отличаются в 15 раз.

На рис. 1.3,  $\delta$  показан транзистор VT1 с тремя эмиттерами Э1 —  $\mathfrak{B}3$  (два из них не присоединены). Уровень тока  $\mathfrak{l}_{\mathtt{BX}}^0$  логического элемента DD1 соответствует предыдущему случаю. Более того, если все три эмиттера, т.е. логических входа DDI, соединить вместе, ток  $\mathbf{I}_{\mathbf{a}}^{0}$ практически не изменится. Таким образом, неиспользуемые входы можно оставлять разомкнутыми. Если заземлен хотя бы один из входов элемента ТТЛ (рис. 1.3, б), смена логических уровней на остальных входах не влияет на выходное напряжение  $U_{\text{вых}}$ .

В обенх схемах (рис. 1.3, a, b)  $U_{\text{вых}} = 0$ . Когда хотя бы один эмиттер у транзистора VT1 заземлен, ток  $I_{\text{вх}}^0 \approx I_{\text{Б}}$  течет на землю по дути с малым сопротивлением, т. е. через переход база — эмиттер и переключатель S1. Переход база — коллектор траизистора VT1 открыться не может, так как на нем нет избыточного напряження более 0,7 В =

 $=U_{B9}$ 

Переведем движок переключателя в положение В (рис. 1.3, в). Теперь переход эмиттер — база траизистора VTI будет закрыт, так как нет разности потенциалов между эмиттером и базой, поскольку эти электроды присоединены к общему проводу питания. От положительного полюса источника питания  $U_{\text{м.u}} = 5$  В на вход I поступает лишь входной ток утечки высокого уровня  $I_{\rm Bx}^1$ , не превышающий при нормальной температуре нескольких наноампер и направленный «навстречу» эмиттерной стрелке, указывающей проводимость транзистора (напомини, что токи протекают в цепях от высокого потенциала к низкому).

Большой по силе ток базы  $\mathbf{I}_{\mathbf{E}}$  теперь течет через открытый переход база — коллектор (т. е. вправо на рис. 1.3, в), а затем через резистор нагрузки R<sub>н</sub> к нулевому потенциалу. На коллекторе VT1 появляется на-

пряжение высокого уровня

$$U_{\text{Bbix}}^{1} \approx U_{\text{H.II}} [R_{\text{H}}/(R_{\text{H}} + R_{6})].$$
 (1.1)

Таким образом, на рис. 1.3, в показан одновходовой элемент ТТЛ. не изменяющий фазу входного сигиала. Когда на вход I подается напряжение низкого уровия Н, на выходе У будет также напряжение низкого уровия, а входиому сигиалу высокого уровия В будет соответствовать выходное напряжение высокого уровня  $U_{\text{вых}}^1 > 0$ . Такой элемент назовем ненивертирующим. Напомним, что здесь активное, включающее — входное напряжение низкого уровня, когда через управляющий переключатель S1 на землю стекает большой входной ток  $I_{\text{вх}}^0$ . Например, для стандартных элементов ТТЛ (основа серин К155) ток одного входа  $I_{nx}^0 = 1,6$  мА.

Для нивертирующего логического элемента входные и выходиые напряжения высокого и низкого уровней взаимно противоположны: В и Н, Н и В. На рис. 1.3, г показана простейшая схема инвертора ТТЛ. Здесь к предыдущей схеме добавлен траизистор VT2, который «переворачивает» фазу выходного напряжения. Есль от переключателя S1 на вход I поступает напряжение высокого уровия В, оконечный траизистор VT2 насыщается базовым током I<sub>Б</sub> и выходное напряжение инзкого уровня на его коллекторе  $U^0_{{\sf Bых}}$  становится близким к нулю, точнее, не превышает 0,3 В. Это наибольшее значение напряжения насыщения коллектор — эмиттер для креминевого транзистора VT2.

Инвертор (рис. 1.3, г) является основой микросхем, выходы у которых имеют открытые коллекторы; он широко применяется самостоятельно. Для обозначения логической функции - инверсии применяют специальные знаки. На принципиальной схеме кружком отмечается тот вход или выход, где сигиал претерпевает переворот фазы. Черта инверсни ставится над буквенным мнемоническим обозначением данного вывода. К примеру,  $\overline{I}$  — инвертирующий вход,  $\overline{Y}$  — инвертирующий выход. Черта инверсии ставится и иад символом комаиды или ее мнемоническим обозначением, например, Запись /считывание, т. е. Зп./Сч. Этим знаком отображается взаимная протнвоположность операций. Входы, имеющие активным входиое напряжение инзкого уровия  $U_{\rm Bx}^0$ , следует отметить знаком инверсии. На рис. 1.3, г показан импульсный усили-

тель с инверсией по выходу.

Основная масса элементов ТТЛ снабжена двухтактным выходным каскадом (рнс. 1.4, а), состоящим из выходных n-p-n-траизисторов: насыщаемого (VT5) и составного эмиттерного повторителя (VT3, VT4). Такой каскад называется квазикомплементарным в отличне от комплементарного, составленного из пары п-р-п и р-п-р-тразисторов. Транзистор р-п-р оказался неоправданно сложным технологически для цифровых микросхем. Для поочередного включения выходиых п-р-п транзисторов необходим промежуточный каскад, который называется расщепителем фазы входного сигиала. На рис. 1.4, а расщепитель фазы состоит из транзистора VT2 и резисторов R2, R3, Каскад имеет два выхода: коллекторный и эмиттерный, импульсы на которых противофазны. Выходиые траизисторы, включаемые поочередио, аналогичны перекидиому тумблеру: на нагрузку можно включить напряжение высокого выходного уровия, или низкого.

Выход логического элемента DDI, обозначенный  $\overline{Y}$ , подключается к низкому потенциалу, т. е. заземляется через насыщаемый траизистор VT5 и получает высокий выходной потенциал от эмиттера составного траизистора VT3, VT4. Инверсия входного сигнала 1 отображена на выходе символом Ү. Чтобы доказать, что на рис. 1.4, а изображен инвертор, присоединим на вход I переключатель S1 (рис. 1.4, б), и подадим на его вход напряжение низкого уровия. Транзистор VT1 не может дать Сазовый ток 1<sub>Б</sub> траизистору VT2 (см. рис. 1.4, а), и траизистор VT2 находится в разомкнутом состоянии (на рис. 1.4, б разомкнутый транвистор VT2 условно не показан). Однако резистор R2 присоединен к проводу питания  $U_{\text{m.n}} = 5$  В, поэтому выходное напряжение высокого уровия U<sub>вых</sub> появляется на нагрузке R<sub>в</sub> от эмиттера транзистора VT4.

Статическое выходное напряжение высокого уровня для логического элемента

$$U_{\text{BMX}}^{1} = U_{\text{BMX}} - 1_{\text{BMX}} R4 - U_{\text{K3}} - 2U_{\text{53}}. \tag{1.2}$$

Заметим, что траизистор VT4 — эмиттерный повторитель. Он не может перейти в состояние насыщения и поэтому минимальное напряжение усилительного режима U<sub>KЭ</sub> для траизистора VT4 не падает няже 0,7... ...1 В. Если учесть, что для траизисторов без переходов Шотки напряжение  $U_{6.9} = 0.7$  В, получаем  $U_{\text{вых}}^1 > (5-1-1.4) = 2.6$  В при стандартном напряжении питания U<sub>н n</sub>=5 В. Падение напряжения на резисторе R4, ограничивающем ток короткого замыкания в выходном каскаде, в первом приближении не учитываем.






Рис. 1.4. Токи и напряжения в инверторе TTЛ:

а—схема инвертора: 6—распределение токов и напряжений при инаком входном логическом уровне; в то же при высоком входном уровне

duoa





Для траизисторов с переходами Шотки напряжение на p-n переходе меньше и составляет 0,2...0,3 В. Следовательно, напряжение высокого уровня  $U^{I}_{\text{вых}}$  для перспективных элементов ТТЛ несколько выше и достигает 3,5 В.

Эмиттерный поэторитель (ЭП) — усилительный каскад с отринательной обратной связью. Следовательно, сила вытекающего эмиттерного тока будет определяться его выходиым сопротивлением  $R_{\text{выхЭП}}$ . Для схемы на рис. 1.4,  $\delta$   $R_{\text{выхЭП}} = R2/(B+1) + \phi_{\text{т}}/I_{\text{вых}}^1$ . Здесь R2 — коллекторный резистор нагрузки траизистора-фазорасщепителя; (B+1) —

полиый коэффициент усиления транзистора по току. В данной схеме  $B=I_K/I_B$  для составного транзистора VT3 и VT4 определяется как пронзведение:  $B\approx B3\cdot B4$ . Напомиим также, что  $\phi_\tau$  — температурный потенциал ( $\phi_\tau=26$  мВ для температуры 300 K),  $I_{BMX}^1$  — вытекающий выходиой ток высокого уровня логического элемента.

Например, если R2=8 кОм, B=1000,  $\phi_{\rm T}$ =26 мВ, то при  $1_{\rm BMX}^1$ =5 мА, получим R  $_{\rm BMX}$ =13 Ом. В этой сумме пересчитанный на выход номинал резистора R2, который служит сопротивлением источника сигнала для ЭП, т.е. слагаемое 8 Ом, больше, чем собственное выходное сопротивление эмиттерного перехода траизистора VT4, равное 5 Ом.

На рис. 1.4, 6 параллельно нагрузочному резистору  $R_B$  находится емкость  $C_{\text{пар}}$ , символизирующая нагрузочную паразитиую емкость. Для печатной платы — это погонная емкость проводящей дорожки, помножениая на ее длину. Если  $C_{\text{пар}} = 100$  пФ, то время нарастающего положительного перепада выходиого импульса составит  $t^{1.0} = 2.2$   $R_{\text{выхЭП}}C_{\text{пар}}$ , т. е. примерио 3 нс. Следует учесть, что поступающий от траизистора VT4 импульсный ток заряда емкости  $C_{\text{пар}}$  велик, однако вытекающий статический ток высокого уровня  $I_{\text{вых}}^1$  мал, поскольку обслуживаемые входы последующих элементов TT-1 имеют малые входиые токи высокого уровия  $I_{\text{вах}}^1$  (см. рис. 1.3, a).

В схеме на рис. 1.4,  $\delta$  к выходу инвертора DD1 подключен элементиагрузка ТТЛ DD2, на вход которого будет поступать (от эмиттера VT4) незначительный входной ток высокого уровня, т. е. ток утечки входа  $\mathbf{1}_{Bx}^{1} \ll \mathbf{1}_{Bhax}^{1}$ .

Подадим на вход логического элемента DD1 напряжение высокого уровия. Для этого в схеме на рис. 1.4, в переведем движок переключателя S1 в положение В. Траизистор-фазорасшепитель VT2 получит теперь базовый ток  $l_{\rm B}$  от коллектора VT1 и поэтому откроется. Часть его эмиттерного тока  $l_{\rm B}$  поступит в базу оконечного траизистора VT5. Этот траизистор перейдет в состояние насыщения, т. е. замкиется. Выходной вывод логического элемента DD1 окажется подключенным к земле.

Внутренее сопротивление промежутка коллектр — эмиттер г<sub>ка</sub> для насыщенного транзистора VT5 реально составляет 30...50 См, а выходное напряжение насыщения для кремниевого транзистора  $U_{\text{КЭнас}} < 0.3 \text{ B}$ . Это выходное напряжение низкого уровня для элемента ТТЛ  $U_{\text{вых}}^0$ .

Паразитная емкость  $C_{\text{нар}}$  разряжается до низкого логического уровня через низкоомный насыщенный транзистор VT5. Длительность процесса разряда определяет время отрицательного перепада выходного импульса  $t^{0,1} = 2,2$  г<sub>кз</sub> $C_{\text{пвр}}$ .

Транзистор VT5 проектируется так, чтобы он мог надежно пропускать большие статические стекающие выходные токи инзкого уровня  $1_{\rm Bhx}^0$ . Чем больше допустимое значение этого тока, тем выше нагрузочная способность элемента ТТЛ. Нагрузочную способность принято оценнвать числом входов элементов-нагрузок, каждый из которых должен надежно переключиться. Учтем, что значение активного стекающего входного тока инзкого уровия  $1_{\rm Bx}^0$  для элемента ТТЛ велико. На рис. 1.4, в к выходу  $\overline{Y}$  присоединены три входа элементов-нагрузок DD2—DD4; если это элементы серии K155, то  $1_{\rm Bhx}^{10} = 31_{\rm IN}^{0} = 3 \cdot 1,6 = 4,8$  мА.

В схеме инвертора ТТЛ на рис. 1.4, а присутствуют два вспомогательных элемента: диод VD1, защищающий вход от пробоя, и резистор R4, ограничивающий в выходном каскаде так называемый сквозной ток короткого замыкания траизисторов VT4 и VT5. Интересно, что в самых первых элементах ТТЛ диоды защиты входов отсутствовали. Однако реально оказалось, что длинные проводники печатных плат большого формата накапливают большие паразитиые заряды. Эта энергия дает на входе элемента отрицательные импульсы напряжения (при большой силе тока). Диод VD1 поглощает паразитную энергию и тем самым защищает эмиттер транзистора VT1 от пробоя.

Как было показано ранее, транзисторы VT4 и VT5 отдают и принимают выходной ток поочередно. Однако во время формирования выходных перепадов есть момент, когда оба транзистора выходного каскада ТТЛ одновременио открыты (можно сказать, полуоткрыты), поскольку один из транзисторов не успел полностью закрыться, а другой — открыться, По-другому, VT4 и VT5 находятся оба в линейном режимс. Если считать, что суммариое сопротивление между их коллекторами и эмиттерами в этот момент составит 100...200 Ом, то без ограничивающего резистора R4 импульс тока короткого замыкания от источинка питания U<sub>В.п.</sub> = 5 В достигнет 25...50 мА. Если импульсные перепады будут следовать часто, выходиме транзисторы быстро перегреются. Резистор R4 принимает на себя значительную часть этой мощности и защищает выходные транзисторы от перегрева.

Импульсы тока короткого замыкання, наводящие большие помехи в шинах питания, — один из самых существенных недостатков схемотехникн ТТЛ. Для уменьшения их влияния в цепях питания на печатной плате следует устанавливать керамические конденсаторы развязки с

номиналами 0,1 мкФ и болсе.

Прежде чем изучить варианты элементов ТТЛ, рассмотрим, как определяются некоторые импульсные параметры. На рис. 1.5, а показаны входной и выходной импульсы инвертора, а на рис. 1.5, б дано их взанмное расположение по времени, причем показано, что выходной импульс U<sub>вых</sub> существенио задержан относительно входного U<sub>вх</sub>. На графиках отмечено пять временных отрезков: длительности положительного t<sup>0,1</sup> и отрицательного t<sup>1,0</sup> выходных перепадов, два временн задерж-




Рис. 1.5. К определенню импульсных параметров ТТЛ:

a — фазы сигналов вивертора; b — определение среднего времени задержки расвространения сигнала; b — то же для задержек догических передадов

ки рвспространения (при включении  $t_{3\mathbf{A},p}^{1,0}$  и при выключении  $t_{3\mathbf{A},p}^{0,1}$ ), а также так иазываемое среднее время задержки распространения выходного сигиала  $t_{3\mathbf{A},p,cp}$ . Для элементов ТТЛ первоначальной разработки нитервалы времени  $t_{3\mathbf{A},p}^{1,0}$  и  $t_{3\mathbf{A},p}^{0,1}$  были значительны из-за глубокого насыщения, в которое попадают при переключении импульсные транзисторы. На рис. 1.5, в показано, что эти параметры отсчитываются от средних уровней импульсов  $U_{cp}$ . Напряжение  $U_{cp}$  для элементов ТТЛ без вереходов Шотки равно 1,3 B, с переходами Шотки — 1,5 B.

Более общий параметр — среднее время задержки распространения выходного сигнала  $t_{3a,p,cp}$  — это полусумма  $t_{3d,p}^{1,0}$  и  $t_{3d,p}^{0,1}$  На рис. 1.5, 6— это интервал между серединами импульсов. Параметр  $t_{3a,p,cp}$  позволяет

сравнивать быстродействие любых известиых логик.

Время задержки распространення при включении  $t_{sa,p}^{1,0}$  соответствует времени заряда емкости входной цепи логического элемента. Пока входная емкость не зарядится и не будет превышен порог открывания траизистора  $U_{69} \!\!>\!\! 0,7$  В, ои не откроется. Аналогично время  $t_{sa,p}^{0,1}$  определяется скоростью разряда входной емкости: входной сигнал уже окончился, но выходной еще не нарастает, поскольку необходимо время для стекания избыточного заряда во входной цепи. Свести к нулю интервалы  $t_{sa,p}^{1,0}$  и  $t_{sa,p}^{0,1}$  можио, если не подавать траизисторам избыточный базовый ток насыщения.

Стимулом развития схемотехники и техиологии изготовления микросхем ТТЛ за последиее двадцатилетие было прежде всего стремление сократить эти интервалы времени. Если они будут малы, выходиой имиульс Uвых, показанный иа рис. 1.5, 6, запоздает мало и среднее время задержки распространения сигнала принципиально сократится. Времена нарастания и спада перепадов выходного импульса t<sup>0,1</sup> и t<sup>0,1</sup> определяются в конечном счете силой выходного коллекторного тока и паразитими выходимии емкостями траизисторов. Паразитиые емкости синжают, переходя к уменьшенным физическим объемам коллекторных областей интегральных транзисторов (отметьте: плотность коллекторного тока при этом пропорционально возрастает!). Силу коллекторных и базовых токов ограничивают резисторами. Для высокоскоростных элементов номиналы резисторов приходится уменьшать, из-за чего потребляемая микросхемой мощность увеличивается.

#### 1.3. ТРАДИЦИОННЫЕ СЕРИИ ТТЛ

На рис. 1.6 показаны схемы трех первоначальных элементов ТТЛ. Назовем их традиционными. Эти серии активно развивались до 1970 г. (см. рис. 1.2). Если отвлечься от номиналов резисторов, можно обнаружить, что в схеме, показанной на рис. 1.6, а, присутствует составной траизистор — эмиттерный повторитель VT3, VT4. В схемах на рис. 1.6, б, в повторитель не составной (только траизистор VT3), однако в схемы добавлен диод сдвига уровня VD4. В остальном схемы одинаковы.

На рис. 1.6, а показаи мощиый ключ ТТЛ, на котором основаны микросхемы, составляющие серию К131. Ее зарубежным аналогом является серия 74H (H—high—символ высокого быстродействия серии и наибольшей потребляемой мощности). Поскольку резисторы здесь относительно инзкоомные, элемент серии К131 имеет ток потребления 1 пот

примерно 4...5 мА; его среднее время задержки распространения  $t_{3a,p,cp}=6$  нс. Как будет показано далее, эпергия переключения для него  $3_{nor}=P_{nor}\cdot t_{3a,p,cp}=I_{n}\cdot U_{n,n}\cdot t_{3a,p,cp}=120...150$  пДж (см. рис. 1.2 прямоугольник МТТЛ) в настоящее время считается чрезмерно большой. Поэтому обе серин больше не развиваются. Чтобы получить импульс выходного тока, обеспечивающий наибольшую скорость зарядки выходной емкости, в схеме на рис. 1.6, а выходной эмиттерный повторитель выполнен по схеме Дарлингтоиа, т. е. составного транзистора.

На рис. 1.6, 6 показана схема самого распространенного логического элемента — основы серии K155 и ее зарубежного аналога — серни




Рис. 1.6. Принципиальные схемы первичных логических элементов ТТЛ: a — МТТЛ; b — СТТЛ; a — ММТТЛ (см. рис. 1.2)

74. Эти серии принято называть стандартными (СТТЛ). Логический элемент серии К155 имеет среднее быстродействие  $t_{\text{3д,p,cp}} = 13$  ис и среднее значение тока потребления  $I_{\text{пот}} = 1,5...2$  мА. Таким образом, энергия, затрачиваемая этим элементом на перенос одного бита информации, примерно 100 пДж (см. рис. 1.2, 6; прямоугольник СТТЛ).

Для обеспечения выходного напряжения высокого уровня U<sub>вых</sub> ≥ 2,5 В (как и в схеме на рис. 1.6, а) в схему на рис. 1.6, б потребовалось добавить днод сдвига уровня VD4, паденне напряжения на котором равно 0,7 В. Таким способом была реализована совместимость различных серий ТТЛ по логическим уровням. Микросхемы на основе инвертора, показанного на рис. 1.6, б (серия К155), имеют очень большую номенклатуру, шпроко выпускаются, а серия продолжает развиваться.

/ На рис. 1.6, в показан третий вариант ТТЛ первопачальной разработки — маломощный логический элемент (МмТТЛ). Он лежит в основе отечественной серии К134 и зарубежной с названием 74L (здесь L — low — означает малое быстродействие и одновременио малое потребление тока питания). Этот элемент потребляет мощность питания примерно 1 мВт при среднем времени задержки распространения t<sub>за,р,ср</sub>=33 ис, что соответствует эпергии, потребляемой на перенос единцы информации Э<sub>пот</sub>=33 пДж (см. прямоуголышк МмТТЛ на рис. 1.2). Номиналы резисторов в этом логическом элементе отпосительно велики. Сейчас эти серии не развиваются.

В коице 70-х годов микросхемы ТТЛ первоначальной разработки стали активно заменяться на микросхемы ТТЛШ, имеющие во внутренней структуре *p-n* переходы с барьсром Шотки. Напомиим, что эффект Шотки снижает пороговое напряжение открывания кремниевого диода от обычных 0,7 В до 0,2...0,3 В и значительно уменьшает время жизии неосновных носителей в полупроводнике. Эффект основан на том, что в *p-n* переходе или рядом с ним присутствует очень тоикий слой металла, богатый электронами — свободными носителями.

Сложности практического освоения технологических процессов изготовления полупроводниковых структур с эффектом Шотки, однако, были очень велики, поэтому на рис. 1.2 прямоугольник, отображающий развитие маломощных серий МмТТЛШ, растянут по времени на восемь лет.

В основе траизистора с переходом Шотки (траизистора Шотки, ТШ) находится известиая схема ненасыщаемого РТЛ-ключа (рис. 1.7, а).




Рис. 1.7. Ненасыщаемый элемент РТЛ (а), траизистор с диодом Шоткн (б) и символ траизистора Шотки (в)

Здесь траизистор удерживается от перехода в режим глубокого иасыщения с помощью дополнительной иелинейной входной цепи с диодом. Обычный базовый резистор  $R_0$  здесь составлен из двух:  $R_{0.1}$  и  $P_{0.2}$ . Если на вход данного элемента РТЛ от переключателя S1 поступает напряжение высокого уровия, через резистор  $R_{0.1}$  течет входной ток  $I_{\rm вx}^1$ . Номиналы  $R_{0.1}$  и  $R_{0.2}$  нетрудно рассчитать так, чтобы пороговое напряжени открывания диода  $U_{\rm пор}$  оказалось бы меньше, чем падение напряжения на резисторе  $R_{0.2}$ , т. е.  $I_{\rm b}R_{0.2}$ . Здесь символом  $I_{\rm b}$  обозначен предельный, близкий к насыщающему базовый ток траизистора VT1. Если диод VD1 откроется, через него потечет избыточный входной ток  $I_{\rm bx}^1$  который теперь минует базу траизистора и получит путь для стекания в землю через промежуток траизистора коллектор — эмиттер.

Если от переключателя S1 подать входное напряжение инэкого уровия (иоль потенциала), ток  $\mathbf{I}_{BX}$  прекратится и транзистор практически без задержки перейдет от насыщения к состоянию отсечки (т. е. выключится, разомкиется), так как он находился ранее на граин линейного

и насыщенного режимов. По-другому, в объеме его базовой области, как в микроскопическом аккумуляторе, не были накоплены избыточные заряды. Отметим, что поскольку напряжение между базой и коллектором  $U_{\rm EK} = U_{\rm пор} - I_{\rm E} R_{62}$  удерживалось на уровие нескольких десятых долей вольта (диод VD1 обычный, креминевый), напряжение инзкого выходного уровия  $U_{\rm BMX}^0$  для элемента РТЛ с ограничением тока насыщения (рис. 1.7, a) может увеличиться до 1 В (вместо 0,3 В при насыщаемом ключе).

В схеме на рис. 1.7,  $\delta$  транзистор VT1 удерживается от перехода в насыщение шунтирующим диодом Шотки VD1 с низким порогом открывания. Здесь напряжение  $U_{\text{БКмия}} = 0,2...0,3$  В, поэтому напряжение  $U_{\text{ВКми}}^0$  повысится мало. На рис. 1.7,  $\delta$  предыдущая схема заменена единым символом — транзистором Шотки. Этот транзистор не переходит в глубокое насыщение, у него очень мало время рассасывания накопленных в базе носителей. Логические элементы на основе транзисторов Шотки и меют очень малое время задержки отключения  $t_{\rm sign}^{\rm otkn}$ .

На основе траизисторов Шотки в начале 70-х годов были выпущены первые микросхемы двух основных современных серий ТТЛ (см. рис. 1.2). На рис. 1.8, а показана схема высокоскоростного логического




Рис. 1.8. Принципиальные схемы логических элементов с переходом Шотки:

a- ТТЛШ;  $\delta-$  МыТТЛШ (см. рнс. [.2)

элемента, применяемого как основа микросхем серии К531. Аиалогичная зарубежная серия иззывается 74S; здесь S — начальная буква фамилин немецкого физика Шотки (Schottky), открывшего физический эф-

фект, оказавшийся для электроники столь важным.

В этом элементе вместо эмиттерного резистора (см. R3 на рис. 1.6, а) для улучшения формы импульса использован нагрузочный генератор тока — траизистор VT4 с резисторами R4, R5. Отметим, что номиналы остальных резисторов в элементах серий K131 и K531 (сравинерис. 1.6, а и 1.8, а) почти одинаковые. Из-за этого близки значения мощности потребления  $P_{\text{пот}}$ , одиако время  $t_{\text{зв.р.ср}}$  для инвертора серии K531 снижено до 3 ис, что обусловило потребление энергии на 1 бит информации  $9_{\text{пот}} = 19.3 = 57$  пДж.

На рис. 1.8, б показана схема элемента, на котором основаны микросхемы серни K555. Аналогичная зарубежная серня имеет название 74LS (т. е. low Schottky — что можно трактовать как экономичиая серия с применением переходов Шотки). Для микросхем серии K555 мощность, потребляемая одним элементом,  $P_{nor}=2$  мВт при времени  $t_{\text{з.а. p.c.p}}=9,5$  ис, поэтому потребляемая энергия переключения  $\Theta_{nor}==19$  пДж.

В электрической схеме элемента серии Қ555 вместо мпогоэмиттерного траизпстора использована матрица диодов Шотки. Микросхемы серии К555, как иетрудно видеть из сравнительной таблицы параметров (табл. 1.1), по быстродействию соответствуют серии К155 (потребляемый ток уменьшей в пять раз!), по экономичности уступают микросхемымам серии К134 (1 мВт) всего в 2 раза, но в итоге потребляют энергию на перенос 1 бита информации в 1,5 раза меньше Сейчас микросхемы серии К555 вытеснили из аппаратуры серию К134 и по мере наращивания иоменклатуры служат эффективной заменой для микросхем самой массовой, стаидартной серии К155.

Таблица 1.1. Динамические параметры микросхем ТТЛ

Серия	тл		Параметр	Нагрузка			
Отечественная	Зарубеж- ная			<sup>Э</sup> пот• пДж	С <sub>Н</sub> , пФ	R <sub>H</sub> , кОм	
K134 K155 K131 K555 K531 K1533 K1531	74L 74 74H 74LS 74S 74ALS 74F	1 10 22 2 19 1,2	33 9 6 9,5 3 4 3	33 90 132 19 57 4,8 12	50 15 25 15 15 15	4 0,4 0,28 2 0,28 2 0,28	

Микросхемы серии К531 потребляют энергию иа перенос 1 бита, в 2,3 раза меньшую, чем у микросхем старой серии К131, из-за чего она также стала неперспективной. Статические параметры логических элементов микросхем серий К155, К555, К531 и иекоторые параметры для серии К1531 (см. § 1.4) сведены в табл. 1.2. Логические уровни и допустимые иапряжения на входах и выходах микросхем этих серий отличаются иезначительно. Однако для микросхем серий К155 и К531 велики входиые токи инзкого уровня  $I_{\rm BX}^0$  соответственно 1,6 и 2,0 мА для одного входа. Сила этого тока для микросхем серии К555 и К1531 в 3—4 раза меньше. Допустимый стекающий выходиой ток низкого уровия  $I_{\rm BMX}^0$  для серии К531 в 2,5 раза больше, чем для серии К555. Кроме того, в составе каждой серии выпускаются так иазываемые буферные логические элементы, допустимый ток  $I_{\rm BMX}^0$  для которых увеличеи еще примерно в 3 раза.

Для упрощения расчетов числа нагружающих входов в табл. 1.3 указаны числа взаимиой нагрузочной способиости микросхем серий K531, K155 и K555 (см. также рис. 1.4,  $\theta$ ). Например, обычный элемент серии K555 способеи принять ток  $I_{\rm Bx}^0$  от четырех входов микросхем серии K531. Ток  $I_{\rm Bhx}^0$  для K555 равен 41 $_{\rm Bx}^0$  для K531, т. е. 4  $\cdot$  2 = 8 мА. Рас-

Таблица 1.3. Взаимная нагрузочная способность логических элементов ТТЛ разных серий

Нагружаемый	Число 30	Э входою ЭК из се	-нагру- рий	Нагружаемый	Число аходов-на- грузок из серий			
выход	K555 (74LS)	K155 (74)	K531 (74S)	выход	K555 (74LS)	K155 (74S)	K531 (74S)	
К555 К555, буферная К155	20 60 40	5 15 10	l iz	К155, буферная К531 К531, буферная	60 50 150	30 12 37	24 10 30	

смотрим другой крайний случай взаимного применения микросхем ТТЛ. Буферный выход (самый мощный среди ТТЛ) микросхемы серии К531 может обеспечить стекание входного тока от 150 логических элементов серии К555 ( $I_{\rm BMX}^0=150\ I_{\rm BX}^0=60\ {\rm MA}$ ; 'ем. также данные табл. 1.2, предпоследияя строка). Отметим, что буферный элемент серии К555 имеет более высокую нагрузочную способность, чем простой выход микросхемы серии К531.

При совместиом использовании микросхем ТТЛ высокоскоростных, стандартных и микромощных следует учитывать, что микросхемы серин К531 дают увеличенный уровень помех по шинам питания из-за больших по силе и коротких по времени импульсов сквозного тока короткого замыкания выходных траизисторов логических элементов. Часть печатной платы с микросхемами серин К531 должна иметь отдельные, очень инзкоомиые шины питания. Токоведущие сигиальные дорожки должны быть кратчайшими, чтобы не излучались помехи.

Серии с повышенными входным н выходным сопротивлениями (например, K555) более чувствительны к помехам-наводкам и к помехам по питанию, чем мощные серии. Маломощную часть устройства требуется защитить экраном и заградительными фильтрами по питанию. Проводники на печатной плате, по которым передаются выходные сигналы микросхем серии K531, не должиы проходить рядом с токоведущими дорожками входных сигналов микросхем серии K555. При совместиюм применении микросхем серий K155 и K555 помехи невелики.

Выходы однокристальных, т. е. расположенных в одном корпусе, логических элементов ТТЛ, можно соединять вместе. При этом надо учитывать, что импульсная помеха от сквозного тока по проводу питания пропорционально возрастет. Реально на печатной плате остаются неиспользованные входы и даже микросхемы (часто их специально «закладывают про запас») Такие входы логического элемента можно соединять вместе, при этом ток  $f_{\text{вх}}^0$  ие увеличивается. Однако для элементов серии К555 входы соедниять не следует, чтобы не повышалась паразитная входная емкость элемента. На непспользуемые входы можно подать напряжение высокого уровия от выхода свободного логического элемента, заземлнв при этом его вход.

Как правило, микросхемы ТТЛ с логическими: функциями И, ИЛИ потребляют от источников питания меньшие токи, если на всех входах присутствуют напряжения низкого уровня. Из-за этого входы таких не-используемых элементов ТТЛ следует завемлять.

Перспективы развития ТТЛ определяются совершенствованием их процессов изготовления. К началу 80-х г. с помощью иониой имплантации (точно дозированного радиационного внедрения атомов примесей в полупроводниковые области) и прецизнонной фотолитографии удалось уменьшить в 8 раз площадь, которую запимает на кристалле догический элемент ТТЛ.

Три варианта перспективных микросхем с переходами Шотки разработали фирмы Fairchild и Texas Instruments. Это микросхемы с условными названиями FAST, AS и ALS (серии 74F, 74AS и 74AS соответственио). FAST — это начальные буквы слов Fairchild Advanced Schottky TTL. Сокращение AS происходит от слова Advanced, т. е. с опережанием, авансом, и фамилии Schottky. В наименование ALS добавлена начальная буква слова low, т. е. это маломощный вариант микросхем предыдущего типа.

Чтобы четче поясинть цениость этих новых варнантов ТТЛШ, на рис. 1.9 показаны две энергетические днаграммы. На днаграмме рис. 1.9, а (в координатах потребляемая элементом мощность и среднее время задержки распространения) отмечены позиции разных серий ТТЛ. Цифрами 1, 2, 3 обозначены серии первоначальной разработки: К134,





Рис. 1.9. Энергетические диаграммы для традиционных и перспективных ТТЛ

К155, К531. Цифры 4 и 5 относятся к сериям ТТЛШ, т. е. К555 и К531. Позицнонные обозначения 6, 7 и 8 принадлежат сериям ALS, FAST и AS соответствению. Позицнонные обозначения 1—8 отложены по горязонтали на диаграмме рис, 1.9, 6. Обе диаграммы могут быть полезными при анализе возможного дальнейшего развития ТТЛ.

Перспективные серин ТТЛШ имеют иесколько измененные схемы логических элементов. На рис. 1.10 показаны возможные схемы входных каскадов логических элементов. Диодный вариант I входной цепи, как у маломощиых ТТЛШ серии К555, имеет большую входиую емкость н сииженное пороговое иапряжение включения. Траизисторный вариант II, применяемый в элементах серии К531, имеет повышенное значение входиого тока высокого уровия  $I_{\rm ax}^1$ . Для перспективных ТТЛШ используется вариант III входиого каскада, где применен дополнительный траизистор — усилитель тока VT1 (эмиттерный повторитель). Для этой схемы значительно снижается входной ток низкого уровия  $I_{\rm ax}^0$ . Поросхемы значительно снижается входной ток низкого уровия  $I_{\rm ax}^0$ . Поро-

говое входное напряжение увеличнвается до  $U_{\rm nop}$ =1,5 В при 25 °С, и, главное, оно зафиксировано. У ранних вариантов ТТЛ существует зона разброса  $U_{\rm nop}$  от 0,8 до 2,0 В. В результате отношение высокого и инзкого уровней для микросхем FAST улучшено, что обеспечивает их большую помехоустойчнвость. При температуре —55 °С пороговое напряжение  $U_{\rm nop}$ =0,8 В, а при 125 °С —  $U_{\rm nop}$ =2 В. Элемент FAST потребляет мощность 4 мВт, при внешней нагрузке его время задержки распространения  $t_{\rm 3д,p,cp}$ =3 нс.

Внутри микросхемы FAST, т. е. на кристалле, где очень малы монтажные емкости, межэлементные процессы проходят с задержкой распространения  $t_{\text{эд.р.сp}} = 1,75$  нс на логическую операцию. Столь большая



Рнс. 1.10. Возможные варнанты входных цепей перспективных ТТЛШ

достнжимая скорость работы есть результат применення новых интегральных транзисторов со структурой, условно называемой «Изопланар-II». Поперечное сечение этой структуры показано на рис. 1.11, г. Этот рисунок выполнен в соответствующем масштабе по отношению к нзображениям обычного (устаревшего) планарного транзистора (рис. 1.11, а), усовершенствованного планарного (без эмиттерного фотошаблона), а также первого нзоиланарного (рис. 1.11, 6, в).

Изопланарные структуры отличаются, во-первых, оксидной (а не *p-п* переходами) изоляцией между сосединми транзисторами, во-вторых, оболочковыми областями *p-п* переходов собственно транзистора. Первое обстоятельство позволяет практически исключить взаниные утечки токов через кварцевое стекло SiO<sub>2</sub> между коллекторами и сильно уменьшить паразитные емкости коллекторов на годложку, второе помогает уменьшить емкость перехода коллектор — база интегрального транзистора на 60 %.

Граннчная частота транзнсторов «Изопланар-II» достигает 5 ГГц. у транзнсторов обычной планарной конструкции она не превышала 1,6 ГГц. В нзопланарном транзнсторе эмиттер плотно огражден стенками высококачественного изолятора SiO₂. На всех структурах область диода Шотки обозначена ДШ.

Среди трех перспективных серий ТТЛШ логический элемент FAST считается как бы компромиссным, поскольку два других выполнены в милливатином (ALS) и сверхскоростном (AS) вариантах. Элемент ALS потребляет мощность  $P_{no\tau} = 1.2$  мВт и переключается с задержкой  $f_{3\pi,p,cp} = 4$  ис. Такая структура перспективна для скоростных БИС, где усиех во многом определяется эффективным отводом тепла от 1000 и




Рис. 1.11. Сравнение топологии и поперечного сечения интегральных транзисторов:

a — обычный планарный;  $\delta$  — усовершенствоввиный планарный;  $\delta$  — изопланарный;  $\epsilon$  — «Изопланар-II»

более логических элементов, расположенных на кристалле. Элементы AS потребляют мощность 8 мВт, но обеспечивают время задержки 1,75 нс.

Существует противоречие между рассенваемой на кристалле микросхемы мощностью и ее быстродействием. Это можно пояснить примером. Микросхема FAST, содержащая 100 логических элементов, будет потреблять мощность 400 мВт. Если с предельным быстродействием в микросхеме должно работать только 20% элементов, то 20 элементов будут потреблять 160 мВт, а остальные 80 элементов типа ALS—96 мВт, что даст в сумме 256 мВт. Таким образом, надо уметь гибко сочетать серни микросхем FAST, AS и ALS.

Серин FAST аналогична по параметрам отечественная KP1531. Микросхемы серии KP1533 сходны с микросхемами типа 74ALS

#### 1.5. БУФЕРНЫЕ И РАЗРЕШАЮЩИЕ ЭЛЕМЕНТЫ ТТЛ

Рассмотрим микросхемы ТТЛ, которые в импульсно-вычислительных устройствах логической функции не выполняют. Их назначение — формировать цифровые сигналы, усиливать импульсы по току, т. е. обслуживать «энергоемкие» цифровые нагрузки. Такими нагрузками являются прежде всего так называемые шины данных, состоящие из нескольких токоведущих дорожек на печатной плате, число которых соответствует длине передаваемых цифровых слоев — байтов. Например, если в системе циркулируют восьмиразрядные байты, шина данных будет иметь восемь проводников. К шине даиных подключается обычно много источников и приемников цифровых сигналов. В итоге это приводит к тому, что при передаче сигнала по проводникам шины протекают импульсные токи, составляющие десятки миллиампер. Микросхемы, обслуживающие проводники шины данных, выполняют системные функции, например, отключают от шины иеиспользуемые в данный момент приемники и передатчики цифровых слов.

Рассмотрим мнкросхемы, содержащие импульсные усилители тока цифровых сигналов. Эти элементы ТТЛ принято называть буферными. Буферные усилители могут передавать сигнал без инверсии, либо с инверсией. Ряд таких элементов имеет вывод разрешения сигнала по входу. Очень удобными для обслуживания шин данных оказальсь элементы с тремя выходными состояниями: это обычные выходные состояния высокого и инзкого уровней, а также размыкание (разрыв) выхода по специальной комайде. Третье состояние назовем Z. Выходное сопротивление буферного элемента в даниом режиме составляет сотии килоом.

Микросхемы ТТЛІ, содержащие по шесть буферных элементов, приведены в табл. 1.4. Они имеют одинаковую цоколевку, показанную на рис. 1.12. а.


Микросхема К155ЛН4 (рнс. 1.12, б) содержит буферные элементы без ииверсии. Остальные микросхемы группы ЛН состоят из инверторов. У микросхем с обозначением ЛН1 инверторы снабжены двухтактным выходным каскадом (см. рнс. 1.6), остальные имеют выходы с открытым коллектором (рис. 1.12, в).

Для инверторов ЛН1: время задержки распространения сигнала составляет для K155ЛH1-22 ис, K555ЛH1-15 ис, K531ЛH1-5 ис; соответствению стекающий выходной ток  $I_{\rm BMX}^0$  для одного инвертора:

Таблица 1.4. Инверторы ТТЛ

Серня		Номер микросхемы								
Серия	Инаертор	1	2	3	4	5	6			
K155 K555 KM555 K531 KP1533 KP1531	лн	+++++	+++++	+	+	+	++			
74	_	04	05	06	07	16	21			

16, 8 и 20 мА. Наибольший ток  $!^{1}_{\text{пот}}$  микросхемы ЛН1 потребляют, если на всех шести входах присутствуют напряжения высокого уровня. При  $U_{\text{вх}} = 4,5$  В эти токи составляют 33, 66 и 54 мА для микросхем ЛН1 серий К155, К555 и К531 соответственно. Если на всех входах присутствуют напряжения низкого уровия, ток потребления  $!^{0}_{\text{пот}}$  синжается в 2,2 раза.



Микросхемы ЛН2 содержат инверторы с открытым коллектором и имеются в трех исполнениях, т.е. в составе серий К155, K555, K531. Если для стандартного варнанта К155ЛН2 время  $t_{3д,p}$ =55 нс, то для маломощного варианта ТТЛШ К555ЛН2 оно составляет 27 нс, а для скоростного К531ЛН2 уменьшается до 7,5 нс. Токи потребления буферных элементов ЛН2 соответствуют микросхемам ЛН1.

Микросхемы K155ЛНЗ содержат инверторы с открытыми коллекторами. У них время t<sub>ав.р.</sub>=23 нс, ток потребления составляет 42 мА.

Микросхемы К155ЛН4 и К155ЛП4 (рнс. 1.12) состоят из шести буферных элементов без инверсии, с открытыми коллекторами. Схема одного элемента показана на рнс. 1.12, в. Цоколевка микросхемы ЛП4 показана на рнс. 1.12, б. Токи потребления для этих микросхем:  $1_{\text{not}}^1 = 30 \text{ мA}$ ,  $1_{\text{not}}^0 = 41 \text{ мA}$ . Максимальное время  $t_{\text{эл.p}} = 23 \text{ нc}$ .

Микросхема К155ЛН5 содержит шесть буферных инверторов с

запрещается, а выход Y переводится в состояние Z. Цоколевка микросхемы K155ЛП8 показана на рнс. 1.14, в, а управляющие сигналы для одного канала сведены в табл. 1.5. Время задержки распространения в этом инверторе 18 нс, нанбольшее время перехода в состояние Z 25 нс, время выхода из состояния Z — 12 нс. Ток потребления составляет 54 мÅ, выходной стекающий ток низкого уровия 10 выхомет достигать 70 мÅ.




Рис. 1.14. Примеры микросхем с разрешения по входу и выходу: a- по входу (ЛП7); b- по входу я выходу одновременно (один канал ЛП8); b- цоколевка инверторов ЛП8

Микросхемы с шестью буферными элементами, имеющими три вы-

ходных состояння, показаны на рис. 1.15.

Микросхема К155ЛП10 (рнс. 1.15, a) отличается от К155ЛН6 (рис. 1.15, б) неинвертирующими буферными элементами. Логика управлення И для входов разрешения EO1 и EO2 у них одниаковая (см. табл. 1.6). Микросхема К155ЛН6 потребляет ток I<sub>пот</sub>=77 мА, время перехода выхода в состояние Z может достигать 35 нс. Микросхема К155ЛП11 (рнс. 1.15, в) имеет раздельные входы разрешения EO1 и EO2. При напряжении высокого уровня на одном из этих входов соответствующая группа выходов размыкается (при EO2=В это выходы Y5 и Y6; при EO1=В—Y1—Y4).


Таблица 1.5. Состояния буферных элементов микросхемы и 155ЛП8


К155Л		
В	док	_
ĒΙŪ	I	Выход Ÿ
H H B	H B x	H B Z

Таблица 1.6. Состояния в микросхемах К155ЛП10 и К155ЛН6

	Вход		Выход				
EOI	EOI EO2 1		Y(J17110)	(8HE.) <del>Z</del>			
H H x B	H H B	H B x	H B Z Z	B H Z Z			

На рнс. 1.16 показаны структурные схемы и цоколевки микросхем, содержащих по восемь буферных элементов с разрешением по выходам. Этн элементы имеют гистерезисные входные пороги срабатывания (пороги триггера Шмита). Буферные элементы в микросхеме К531АПЗ — инверторы. Входы команд третьего состояния ЕО<sub>а</sub> и ЕО<sub>в</sub>








Рис. 1.15. Шестиканальные буферные элементы с тремя выходными состояниями

обслуживают по четыре элемента. Если на входах ЕО, или ЕО, присутствует напряжение высокого уровня, разомкнутся выходы  $\overline{Y}_n$ I—  $-\bar{Y}_{0}4$  н  $\bar{Y}_{0}1-\bar{Y}_{0}4$  соответственно. Состояння выходов этой микросхемы сведены в табл. 1.7.

Микросхема K531AП4 (рис. 1,16,6) содержит буферные усилители без инверсии, ее входы разрешения управляются напряжениями противофазных уровней. Выходы четверок элементов перейдут в состояние 2, если на вход  $\overline{EO}_a$  подать напряжение высокого уровия, а на  $\overline{EO}_a$  низкого (см. табл. 1.8). Способ организации по четыре канала широко используется сейчас в цифровых микросхемах, поскольку число раз-




Рис. 1.16. Восьмиканальные буферные элементы с тремя выходиыми состояниями

рядов (бит) в цифровых словах (байтах) микропроцессорных систем обычно кратно четырем: 4, 8, 12 и более бит. Это удобно для органи-

зации универсальных шин данных в системах.

В микропроцессорных устройствах в настоящее время широко нспользуют двунаправленные шинные усилнтели ДНШУ. Если в каждый проводник шины данных ШД установить такой усилитель, то, подав на микросхему команду, можно разрешить передачу данных по шине данных слева направо или наоборот. На рис. 1.17, а приведена схема одного двунаправленного канала усиления, образованного буферными элементами DD1.1 н DD1.2. Эти составные части ДНШУ имеют взанино инверсные входы разрешения передачи данных: EOI для DD1.1 и EO2 для DD1.2. Если на внешний для ДНШУ вход разре-

Таблицв 1.7. Состояния посхеме К531АПЗ

8 MMK					
	Вх	Выход			
EO <sub>a</sub>	J <sub>a</sub> $\overline{EO}_B$		IB	¥ <sub>a</sub>	Ϋ́ <sub>В</sub>
H H B	H B x	H H B	H B x	B H Z	B H Z

Таблица 1.8. Состояния в микросхеме К531АП4

	Bx	Выход				
ĒŌ <sub>a</sub>	I <sub>A</sub>	EOB	I <sub>B</sub>	Ya	YB	
H H B	H B x	B B H	H B x	H B Z	H B Z	

шення ЕО подать напряження низкого уровня, канал будет передавать панные слева направо через DD1.1 (рнс. 1.17, б), поскольку выход нижнего по схеме усилителя DD1.2 разомкиут. При напряжении высокого уровия ЕО=В входом станет вывод В. Данные можно передавать по проводнику шины данных справа налево через DD1.2 (рис. 1.17, в). Выход элемента DD1.1 окажется разомкнутым.

Протнвофазные входы ЕО, н ЕО, микросхемы К531АП4 позволяют использовать ее как четыре ДНШУ. Для микросхемы Қ531АПЗ между входами  $\overline{EO}_{B}$  и  $\overline{EO}_{B}$  для такого режима потребуется включить инвертор.





Рис. 1.17. Функциональная схема двунаправленного шинного усилителя (а); передача сигнала слева направо (б); передача сигнала справа налево (в)

Микросхема Қ555ИП6 (рнс. 1.18, а) содержит четыре ДНШУ с инверсией. В микросхеме К155ИП7 (рис. 1.18.6), аналогичной предыдущей по цоколевке, ДНШУ сигнал не инвертирует. Состояння ДНШУ в этих микросхемах приведены в табл. 1.9. Усилители в микросхемах ИП6 и ИП7 имеют входиме пороги как у триггера Шмитта. Недостаток ДНШУ этих микросхем в том, что возможен прием недопустимого н опасного сигнала управлення  $\overline{EO}_a = H$  и  $EO_a = B$ , когда оба усилителя в канале открыты.

Для микросхемы ИП6 ток потребления  $l_{\text{пот}}^0 = 28$  мA, если на выходах напряжение низкого уровня и 33 мА, когда все выхолы разомкнуты. Для микросхемы ИП7 апалогичные токи равны 40 мА и 43 мА. Время задержки выключения от инзкого уровня к разомкнутому

состоянию Z составляет 35 нс.

Микросхема К555АП6 (рис. 1.18, в) содержит восемь ДНШУ с треми состояниями выходов: два входа разрешения  $E_{AB}$  (переключение направления капалов) и  $\overline{EO}$  (перевод выхода канала в состояние Z). У микросхемы нет недопустимых сигналов управления (см. табл. 1.10).



Она потребляет ток 90 мА, когда на всех входах присутствует напряжение инзкого уровня, и 95 мА, если выходы каналов переведены в разомкнутое состояние Z. Время задержки выключения в состояние Z составляет 30...40 нс.

# 1.6. СХЕМОТЕХНИКА ЭЛЕМЕНТОВ Й, ЙЛИ, И/ЙЛЙ

Микросхемы ТТЛ построены на биполярных транзисторах, базы которых должиы получать насыщающий ток относительно заземленных эмиттеров. Другими словами, на биполярных транзисторах слож-

Таблица 1.9. Состояния ДНШУ в микросхемах К155ИП6 и К155ИП7


		1	Вы	ход		
Bx	о <b>д</b> 	И	П6	ип7		
€Ō <sub>a</sub>	EŌ <sub>B</sub>	An	Вп	A <sub>II</sub>	Вп	
Н	н	Вход	B≔Ā	Вход	B-=A	
В	Н	z	z	Z	Z	
Н	В	Недог	тустимо	Недопустимо		
В	В	A=B	Вход	A=B	Вход	

Таблица 1.10. Состояния ДНШУ в микросхеме К555АП6

Bx	од	Выход				
ΕŌ	EAB	A <sub>II</sub>	Вп			
Н	Н	A=B	Вход			
н	В	Вход	B=A			
В	x	z	Z			

но спроектировать схему логического элемента, где траизисторы включены последовательно, столбиком (сравните с включением полевых траизисторов, см. рис. 2.8, а), которые управляются не входным током, а входными напряжениями. Эта схемотехническая особенность усложияет логический элемент ИЛИ.

Чтобы в определенной последовательности изучать схемотехнику элементов ТТЛ, составим таблицу функций И, И, ИЛИ, ИЛИ. Простейший вариант здесь — функции двух логических входов А и В. Каждая переменная А и В на рнс. 1.19 моделируется электронным ключом, который можно замкнуть или разомкнуть. Если ключи соединить параллельно, получим логику ИЛИ, так как ток в цепи появится,



ВХОО перем	HBIE EHHBIE	выходная функция							
A	В	И	Й	или	ทภท				
0	0	0	1	0	1				
0	1	0	1	1	o				
1	0	0	1	1	0				
1	1	1	0	1	0				
<u> </u>	тия:	Электрические уровни. О ————————————————————————————————————							
			<i>b</i> )						

Рис. 1.19. Двухвходовые логические элементы И (a), ИЛИ (b) и таблица их состояний (b)

когда замкнут или ключ А, или ключ В. Когда ключи соединены последовательно, столбиком, они работают по логике И: ток в цепи появится,

если замкнуты оба контакта: и А, и В.

Если активными входными сигналами считать замыкание ключей А и В и назвать это событие логической 1, последовательно перебирая состояния этих ключей, можем составить таблицу входных и выходных данных как для элементов  $\Pi$ , так и для элемента ИЛИ (рис.  $1.19, \theta$ ). На выходах этих элементов логическая 1 соответствует напряжению высокого уровня В, а логический 0 — низкого Н. Нетрудно видеть, что при последовательном соединении ключей А и В (рис. 1.19, а), напряжение высокого (т. е. единичного) уровня появится на выходе И, если будут одновременно замкнуты ключн А и В. При паралдельном соедииенин (рнс. 1.19, 6) напряжение высокого уровня будет на выходе ИЛИ, когда замкнут хотя бы один из ключей А или В. В таблице состояний, приведенной на рис. 1.19, в, имеются также колонки инверсных данных  $\overline{U}$  и  $\overline{U.\Pi U}$ , необходимые для последующего анализа работы электронных ключей.

Рассмотрим способы реализации логических операций И и ИЛИ на инверторах ТТЛ. На рис. 1.20, а показана принципнальная схема двухвходового ннвертора. Поочередно нодавая от управляющих переключателей SI и S2 на входы A и B наприжение высокого В и низкого Н электрических уровней, составляем таблицу выходных уровней втого инвертора. Результирующая таблица ноказана на рис. 1.20, б. Напряжение низкого уровия Н появляется на выходе Q, когда на обоих входах А и В присутствует высокое напряжение (в даниом случае это напряжение источника питания  $U_{m,n}$ ).

Покажем, что схема на рнс. 1.20, а может служить двухвходовым инвертором с логикой как П, так и ИЛИ. Если в таблице, представленной на рис. 1.20, 6, уровень В считать логической 1, уровень Н логическим 0, то инвертор будет работать как элемент  $\overline{\mathbf{H}}$ . Действительио, в таблице состояний на рис. 1.20, г столбец выходных данных обозначен как  $\overline{U}$ , потому что он идентичен четвертому стоябну  $\overline{U}$ таблицы на рис. 1.19, в. Аналогично, если назвать уровень В логическим 0, а уровень Н — логической 1, неходный инвертор, но с обозначением  $\overline{ИЛИ}$  (рис. 1.20, d), будет иметь таблицу состояний, приведенную на рис. 1.20, е. На рис. 1.20, ж эта таблица переписана по форме, аналогичной рис. 1.20, г. Столбец выходных данных ИЛИ эдесь идентичен шестому столбцу таблицы (рис. 1.19, в).

Отметим, что для исходной схемы (рис. 1.20, а) активный, т. е. включающий, уровень напряжения — низкий, поэтому инвертор  $\overline{\mathrm{H}}$  работает с активным логическим 0, а инвертор ИЛИ — с активной 1. Тахим образом, перенменовывая высокни и пизкий уровни напряжения, можем работать с инвертором ТТЛ как с двухвходовым элементом Й либо или.

В большинстве таблиц логических состояний микросхем, описываемых в этой кинге, для исключения разночтений и удобства пользования осциллографом указаны последовательности входных и выходных напряжений высокого и низкого уровней.

Принципнальная схема двухвходового логического элемента ИЛИ, работающего с активными низкним уровнями, была разработана позднее, чем схема элемента Й. При этом в элементе ТТЛ использовали не





Рис. 1.20. Логические состояния двухвходового элемента ТТЛ:

a — схема управлення по входам A и B;  $\delta$  — таблица входных и выходных электрических уровней (Н — низкий; В — высокий); s — управление элементом  $\overline{\mathrm{H}}$ ;  $\varepsilon$  таблица состояний И; д — управление элементом ПЛИ; е, ж — варианты таблици состояний ИЛИ

одни, а два двухвходовых многоэмиттерных транзистора и параллельное соединение двух траизисторов в каскаде фазорасщепления. Предварительно изучим работу менее сложного двухвходового инвертора РТЛ. На рис. 1.21, и показана схема двухвходового инвертора РТЛ, который работает с активным напряжением высокого уровня (В=1, Н= =0). К сигнальным входам А и В присоединены управляющие переключателн S1 и S2. Если движки S1 и S2 находятся в положении В, транзисторы VT1 и VT2 получают базовый ток и поэтому насыщены, т. е. замкнуты На выходе элемента Q будет напряжение низкого уровыя U<sub>KЭ</sub> ≪0,3 В.

Выходное напряжение высокого уровия В появится на выходе  $\vec{Q}$  только тогда, когда оба транзистора VT1 и VT2 базового тока не получат и перейдут поэтому в состояние отсечки, т. е. будут разомкнуты (см. табл. на рис. 1.21, б). Для перехода в этот режим движки переключателей S1 и S2 надо перевести в состояние H=0 (подать  $U_{\text{вх}}=0$ ). Согласно шестому столбцу таблицы (рис. 1.19, в) элемент РТЛ работает как двухвходовой элемент ИЛИ


На схеме рнс. 1.21, в на входах элемента РТЛ базовые резисторы заменены транэнсторамн VT1 и VT4. Напомним, что каскад, рассмотренный ранее (рис. 1.3, а), работает без инверсии. Поэтому таблица выходных состояний, приведенная на рис. 1.21, в, верна для схемы на рис. 1.21, в. Для завершення схемы логического элемента ТТЛ ИЛИ на рис.



Рнс. 1.21. Двухвходовые ключи  $\overline{ИЛИ}$  высокоуровневой логики: a — двухтранзисторный РТЛ; b — таблица состояний  $\overline{ИЛИ}$ ; b — сго таблица состояний  $\overline{ИЛИ}$ ; b — сго таблица состояний  $\overline{ИЛИ}$ ; b — сго таблица состояний

1.21, в добавлен обычный оконечный каскад с траизистором-повторителем VT5 и ключевым траизистором VT6. Условное обозначение элемента ИЛИ показано на рис. 1.21, в. На рис. 1.21, д дана таблица состояний для двухвходового элемента ТТЛ ИЛИ.

В схемотехнике ТТЛ часто используют сложные логические элементы И/ИЛИ. Для этого у каждого из многоэмиттериых транзисторов VTI и VT4 делают иесколько входов. На рис. 1.22, а показак четырехвходовой элемент И/ИЛИ (точнее 2×2, т.е. две пары по два входа И). Здесь логическая 1 соответствует иапряжению высокого уровия. Развернутая структурная схема элемента И/ИЛИ, представленная иа рис. 1.22, г, содержит два двухвходовых элемента И (на-



Рнс. 1.22. Комбнинрованный элемент И/ИЛИ: a — принципиальная схема;  $\delta$  — миогоэмиттерный транзистор;  $\epsilon$  — таблица его состояний;  $\epsilon$ ,  $\delta$  — функциональные обозначения элемента И/НЛИ

помним, что многоэмиттерные транзисторы VT1 и VT4 логические уровнин не инвертируют, рис. 1.22, 6—в), а также двухвходовой элемент VJII (это транзисторы-фазорасширители VT2 и VT3). Структурная схема на рис. 1.22, г составлена из трех логических элементов. Совмещение начертание элемента И/ИЛИ показано на рис. 1.22, д. Элементы И/ИЛИ выпускают в виде самостоятельных микросхем, их можно встретить в составе более сложных структур — коммутаторов цифровых спгиалов.

# 1.7. МИКРОСХЕМЫ ТТЛ: $\Pi$ , $\overline{\Pi}$ , $\overline{\Pi}$ / $\overline{\Pi}$ / $\overline{\Pi}$ , РАСШИРИТЕЛИ

Средн простых микросхем ТТЛ преобладают приборы с логикой И, И. Число микросхем, выполняющих логическую операцию ИЛИ, существенно меньще. Микросхемы И (без инверсии) представлены в табл. 1.11. Онн различаются по числу логических элементов (от двух до четырех) и по числу входов каждого из них. Цоколевки этих микросхем показаны на рис. 1.23. Микросхемы ЛИ4 и ЛИ5 имеют выходы с открытым коллектором (см. рис. 1.25).

Для микросхем серии К555 время задержки распространения




Рис. 1.23. Микросхемы И

Таблица 1.11. Микросхемы ТТЛ И (без инверсии)

Серня	Обозначение	<u> </u>	Номер микресхемы								
	CAASHACHRE	1	2	3	4	ā	6				
K155 K585 KM555 KM531 KP1531	ли	+++++	+	+++	;++;+	+	++				
74	-	08	09	11	15	75 451	21				

 $t_{\rm 3A,P}^{1.0}$  не превышает 20 ис, для серии K155  $t_{\rm 3A,p}^{0.1}$  составляет 27 ис,  $t_{\rm 5A,p}^{1.0}$  =19 ис. Для микросхемы K531ЛИЗ  $t_{\rm 3A,p}$  не превышает 7,5 ис. Выходной стекающий ток  $t_{\rm BMX}^{0.0}$  для микросхем И серии K155 равен 16 мА, для K531ЛИЗ 20 мА, для серии K555 8 мА. Микросхема K155ЛИ1 потребляет ток  $t_{\rm not}^{0.0}$  =33 мА (варнант K555ЛИ1 —9 мА), если на всех входах присутствует напряжение ннзкого уровня. В аналогичном режиме ток потребления для K155ЛИЗ составляет 20, а для K555ЛИЗ 6,6 мА. Для K555ЛИ4 ток  $t_{\rm tot}^{0.0}$  =6,6 мА, для K555ЛИ5 4,4 мА. Для каждой из этих микросхем  $t_{\rm tot}^{0.0}$  =1,6  $t_{\rm not}^{0.0}$ .

Номенклатура микросхем  $\overline{\Pi}$  изображена в табл. 1.12, параметры их сведены в табл. 1.13. Цоколевки микросхем  $\overline{T}T\overline{\Pi}$  показаны на рис. 1.24. Следует отметить, что микросхема Қ531ЛА16 (рис. 1.24, ж)




Рис. 1.24. Микросхемы И

может передавать данные в лниию с сопротивлением 50 Ом. Микросхема K531ЛА19 (рис. 1.24, з) представляет собой 12-входовой инвертор  $\overline{\bf U}$ , снабженный выводом  $\overline{\bf EO}$  для разрешения по выходу. В табл. 1.14 перечислены состояния микросхемы ЛА19. Данные появятся на ее выходе, если на входе  $\overline{\bf EO}$  подано активиое напряжение низкого уровня. Выход данных перейдет в разомкнутое состояние  $\bf Z$ , если на вход  $\overline{\bf EO}$  подается напряжение высокого уровня. Во время состояния  $\bf Z$  микросхема потребляет ток  $\bf I_{nor}^{\bf Z}=25$  мА. Время задержки перехода выхода к разомкнутому состоянию  $\bf t_{3d}^{\bf 1.Z}=16$  нс (от напряжения высокого уровня), аналогичное время размыкания от напряжения инзкого выходного уровня  $\bf t_{3d}^{\bf 0.Z}=12$  ис при условин, что выход нагружен на емкость 15 п $\bf \Phi$ .

Таблица 1.12. Микросхемы ТТЛ И

Canua	Серия Сбо-						H:ome	рын	крос	хемь	4				
Серия	значе- нне	1	2	3	4	6	7	8	9	10	11	12	13	16	19
K155 KM155 K555 KM555 K531 KP1533 KP1531	ЛА	++++++	+++++	+++++	+++ + +	+++	+++++	++	+++	+++	+	++	++++	+	+
74	-	20	30	00	10	40	22	01	03	12	<b>2</b> 6	37	38	140	134

Особо следует упомянуть о группе мнкросхем, логнческие элементы которых имеют выходы с открытым коллектором (ОК). Схема элемента с ОК показана на рис. 1.25, а. Для формирования выходного перепада напряжения к выходу элемента с ОК требуется присоединить внешний нагрузочный резистор  $R_{\rm B}$ . Микросхемы ТТЛ с ОК применяются для обслуживания сегментов индикаторов, зажигания ламп накаливания, светодиодов. На рис. 1.25, б к выходу элемента с ОК подключена лампа накаливания с током горения примерно 20 мА, а на рис. 1.25, в показано подключение светоднода. Отметим, что при необходимости в схемах (рис. 1.25, б, в) можно использовать обычный элемент ТТЛ с двухтактиым выходом.

Для некоторых микросхем с ОК нагрузку можно подключать к болсе высоковольтному источнику питання (рис. 1.25, г). Такое включение необходимо для зажигання газоразрядных и электролюминесцентных индикаторов. Выходы с ОК нспользуют для обслуживання обмоток электромеханических устройств.

Выходы нескольких элементов с ОК можно присоединять к общей нагрузке  $R_B$ . Соединение, показаниое на рис. 1.25,  $\partial$ , позволяет реализовать логическую функцию И. Действительно, в точке объединения сигналов от выходов Q1 и Q2 напряжение высокого уровня (логиче-

Рысунок         13         33         15         16         17         17         18         17         17         18         15         15         15         15         15         15         15         15         15         15         15         16         17         17         18         18         17         17         18         <	Параметры микроскем ТТЛ И	икросхе	Œ	LJ H													
Рисунок         13         25         25         25         25         25         25         20         25         20         25         20         25         20         25         20         25         20         25         25         17         25         25         15         20         20         25         15         20         20         25         15         20         <				ЛАІ		5	Α2		ЛАЗ			JA4		r	JA6*	JA7**	:
PHC. 1.4, 6       4       0,8       8       20       16       8         PHC. 1.4, 6       4       0,8       8       2       0,5         PHC. 1.4, 6       11       2,2       18       6       1,1         PHC. 1.5, 6       15       15       8       20       15         PHC. 1.5, 6       15       15       5       15       20         PHC. 1.4, 6       16       8       20       16       8         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.5, 6       45       32       16,5       3,3	Рисун	• • • • • • • • • • • • • • • • • • •	K122	K222	K231	KI22	K222	KIP2	K222	K23I	K122	K222	K231	K122	K292	K222	K231
Puc. 1.4, 6       4       0,8       8       2       0,5         Puc. 1.4, 6       11       2,2       18       6       1,1         Puc. 1.5, 6       22       15       4,5       22       15         Puc. 1.5, 6       15       15       5       15       20         Puc. 1.4, 6       16       8       20       16       8         Puc. 1.4, 6       6       1,6       13,2       6       1,4         Puc. 1.4, 8       22       4,4       36       16,5       3,3         Puc. 1.5, 6       45       32       7,5       45       32	Рис. 1.4,	9	16	×2	8	16	æ	16	8	20	91	8	20	48	24	20	ୟ
PHC. 1.4, в       11       2,2       18       6       1,1         PHC. 1.5, б       15       15       4,5       22       15         PHC. 1.5, б       15       15       5       15       20         PHC. 1.5, б       15       15       5       15       20         PHC. 1.4, б       16       8       20       16       8         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.4, 6       6       1,6       13,2       6       1,4         PHC. 1.5, 6       45       32       4,5       32	PHC. 1.4,	9	4	8,0	20	81	0,5	æ	1,6	91	9	1,2	12	<b>3</b> 0	_	8,0	9,9
Рис. 1.5, б       15       15       4,5       22       15       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       15       20       16       8       20       16       14       4       14       4       16			=	2,2	<u>∞</u>	9	1,1	12	4,4	æ	16,5	3,3	27	27	9	2,2	28
Рис. 1.5, б     15     15     5     15     20       Рисунок     8     38     8     38     8       Рис. 1.4, б     16     8     20     16     8       Рис. 1.4, в     6     1,6     13,2     6     1,4       Рис. 1.4, в     22     4,4     36     16,5     3,3       Рис. 1.5, в     45     32     7,5     45     32	Рис. 1.5,	9	55	15	4,5	22	15	22	15	4,5	22	15	4,5	22	24	32	7,5
Рисунок         В В В В В В В В В В В В В В В В В В В	Рис. 1.5,		15	15	12	15	8	5	15	NO.	15	15	מו	15	24	28	7
Рисунок         1188- 2         1189- 2         1189- 2         11810- 2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2         11810-2 </th <th></th> <th>Окончание</th> <th>нанп</th>																Окончание	нанп
Рисунок         55         53         53         53         55         53         53         53         53         53         53         53         53         53         53         53         53         53         53         53         54         53         54         53         54         53         54         53         54         53         54         53         54         53         54         53         54         53         54         53         54         53         54         54         53         54         54         53         54         <			A Be	JIA	•6	A.P.	.01	5	JAII		JIA12		5	JA13**		JA16	JA19
Pinc. 1.4, 6     16     8     20     16     8       Pinc. 1.4, 6     6     1,6     13,2     6     1,4       Pinc. 1.4, 8     22     4,4     36     16,5     3,3       Pinc. 1.5, 6     45     32     7,5     45     32	Pacyne	<u> </u>	K122	K292	K231	K122	K222	K122	K222	K122	K222	K231	K122	K222	K23I	K23I	K231
Рис. 1.4, 6       6       1,6       13,2       6       1,4         Рис. 1.4, в       22       4,4       36       16,5       3,3         Рис. 1.5, 6       45       32       7,5       45       32	Puc. 1.4,	9	16	<b>20</b>	8	91	8	16	8	48	24	99	48	24	9	8	2
Рис. 1.4, в         22         4,4         36         16,5         3,3           Рис. 1.5, б         45         32         7,5         45         32	Piic. 1.4,	9	9	1,6	2	9	1,4	<b>∞</b>	1,6	15,5	81	36	8,5	7	36	82	2
Рис. 1.5, 6 45 32 7,5 45 32	Рис. 1.4,		22	4,4	98	16,5	3,3	22	4,4	54	12	80	54	12	8	44	01
	Рис. 1.5,	9	45	35		45	32	24	32	22	24	6,5	22	32	6,5	6,5	9
t <sub>31.0</sub> Pile 1.5, 6 15 28 7 15 28 1	Pirc. 1.5,		22	28	7	13	28	17	28	15	24	6,5	18	82	6,5	6,5	<b>~</b>

ская 1) появится лишь в случае  $Q_1 = Q_2 = 1$ . Чтобы оно появилось, оба выходных транзистора должны быть разомкнуты.

Третий столбец таблицы состояний (рис. 1.25, е) соответствует функции И (см. рнс. 1.19, в). Такую функцию часто называют «монтажное И», «проволочное И».

Если в точке «монтажиое И» соединены  $\Pi_1$  выходов и  $\Pi_2$  входов, номинал резистора  $R_{\rm m}$  (рис. 1.25,  $\partial$ ) следует выбрать в пределах:

$$R_{\text{MHH}} = \left( U_{\text{H-II.Marc}} - U_{\text{BMX}}^0 \right) / \left( I_{\text{BMX}}^0 - n_2 I_{\text{BX}}^0 \right), \tag{1.3}$$

$$R_{\text{MARC}} = \left(U_{\text{B.H.AMH}} - U_{\text{BMX}}^{1}\right) / \left(n_{1} I_{\text{BMX}}^{1} + n_{2} I_{\text{BX}}^{1}\right). \tag{1.4}$$

Значения входных н выходных токов для расчета пределов  $R_n$  по уравненням (1.3) н (1.4) можно взять из табл. 1.2. Минимальное время  $t^{0.1}$  положительного перепада при выключении (положительный перепад




Рис. 1.25. Схемы логических элементов с ОК

не будет затянут) получнтся, если взять минимальное сопротивление  $R_{\rm H}$ . Схему (рис. 1.25, d) часто используют для расширения (точисе,

Таблица 1.14. Состояния в микросхеме Й К531ЛА19

Вхс	рд	Выход
DoD11	FO	Q
В В В Н (один Н)	H H	H B
XX	В	z

о непользуют для расширення (точисе, наращивання, увеличения) числа входов логического элемента. Элемент, например, с двадцатью входами И не выпускают, так как это специальный, редко применяемый элемент. Разработчик его может сделать самостоятельно друмя способами: с помощью специальных микросхем-расширителей либо элементов с ОК.

Двухтактные выходы ТТЛ нельзя соединять параллельно, если элементы расположены ие на одном кристалле. На рис. 1.26, а пока-

зано неправильное соединение двух выходов ТТЛ, представляющее реальную опаспость перегрузки током короткого замыкания верхнего выходного траизистора VT1 из элемента DD1. Транзистор — эмиттерный повторитель не рассчитывается на большое значение вытекающего тока Ік.з. Аварийная ситуация возможна, когда на выходе Q1 присутствует напряжение высокого уровня, а на выходе Q2 — низкого.

Многовходовые составные логические элементы с ОК и общим сопротивлением нагрузки  $R_{\rm H}$  реализуются наиболее просто, однако они не позволяют получить предельное быстродействие. Предпочтителен способ увеличения числа входов с помощью специальной микросхемырасширителя, имеющей вспомогательные выводы коллектора и эмитте-




Рис. 1.26. Построение расширителя (наращивателя) входов

Таблица 1.15. Микросхемы ТТЛ ИЛИ

				Home	р микро	схемы		
Серня	Обозначение	1	2	3	4	5	6	7
K155		+	+	+	+	+	+	
KM155 K555 KM555 K531 KP531	ЛЕ	++++		T	+			÷
74	_	02	23	25	27	28	128	260




Рис. 1.27, Микросхемы ИЛИ

Таблица 1.16. Параметры микросхем ИЛИ

			леі		ЛЕ2°	лез•		E4
Параметр	Рисунок	K155	K665	K531	K155	K155	K155	K555
<sub>вых</sub> , мА	Рис. 1.4, 6	16	8	20	16	16	16	8
or, mA	PHC. 1.4, 6	16	3,2	29	16	16	16	4
) MA	Рнс. 1.4, в	27	5,4	45	19	19	26	6,8
), I , д. <b>р</b> , нс	Pnc. 1.5, 6	15	15	5,5	22	22	15	15
1,0 <sub>3Д,р</sub> , нс	Piic. 1.5, 6	15	15	5,5	15	15	11	15

		1		ле7		<i>Оконч</i>	
Параметр	Рисунок	ЛЕ5**	ле6••		.,		
		K155	K155	KS31	K153	K665	KSSI
I <sup>0</sup> <sub>BMX</sub> , MA	Рнс. 1.4, б	48	48	20	16	8	20
l <sup>1</sup> пот, мА	Piic. 1.4, 6	21	21	29	22	6,2	32
l <sup>0</sup> not' мА	Рис. 1.4, в	57	57	45	38	9,8	68
t <sup>0,1</sup> , ис	Рис. 1.5, 6	15	15	5,5	15	22	7
t <sup>1,0</sup> нс	Piic. 1.5, 6	18	18	6	22	22	7
	l	ļ	l	l	1	l	1

<sup>Со входами разрешения.
Буферные микросхемы.</sup> 

ра траизистора-фазорасщепителя VT2 (рис. 1.26, 6). Одноименные вспомогательные выводы К и Э нескольких таких элементов можно объединить (рис. 1.26, в). Параллельное соединение дает функцию ИЛИ (говорят, «Расширение по ИЛИ»; сравните рис. 1.26, в и рис. 1.22, а).

Как указывалось ранее, функцию ИЛИ можно реализовать либо с помощью простейшего элемента ТТЛ (рис. 1.20, а), переименовав его логические уровии (такой способ непрактичен) либо применив спепиальную микросхему ИЛИ (рис. 1.21, в). На рис. 1.27, а дана соответствующая рис. 1.21, в принципиальная схема реального логического

<sup>•••</sup> Без инверсии.

Табляца 1.17. Микросхемы ТТЛ И/ИЛИ

Серия	Обозна-	ļ		Hos	ер микр	осхемы		
	чение	1	3	4	9	10	11	1.
K155 KM155	ЛР	++	+	1 ‡		Ì		İ
K555 KM555 K531	JIP		+	+			   +   +	+
KP1533					+	+	+	+
74	-	<b>5</b> 0	53	55	64	65	51	54

Таблица 1.18. Параметры микросхем ТТЛ И/ИЛИ

**		леі•	J.	P3*	J	1P4*	ЛР9	ЛР10••
Параметр	Рисунок	K165	K155	K555	K155	K656	K531	KG31
I <sup>0</sup> <sub>вых</sub> , мА	Рнс. 1.4, б	16	16	8	16	8	20	20
Inor, MA	Puc. 1.4, 6	8	8	1,6	6	0,8	12,5	11
Inor, MA	Рнс. 1.4, в	14	9,5	2	12	1,3	16	16
0.1 эд.р. нс	Puc. 1.5, 6	22	22	20	22	20	5,5	7,5
1,0 зд.р, нс	Pac. 1.5, 6	15	15	20	15	20	5,5	8,5

Со входами расширения.
 Выходы с открытыми коллекторами.

элемента  $\overline{\text{ИЛИ}}$  из состава микросхем К155ЛЕ5 и К155ЛЕ6. (Здесь напряжение инзкого уровня соответствует логическому нулю, как в приводнимых ранее схемах  $\overline{\text{И}}$ .)

В табл. 1.15 дана номенклатура микросхем ТТЛ ИЛИ. Причинпнальная схема одного элемента приведена на рис. 1.27, а, цоколевки микросхем ТТЛ показаны на рис. 1.27, 6—ж. Микросхемы ЛЛ1 выпускают в вариантах К155, К555 и КР1531. Они содержат четыре двухвходовых элемента ИЛИ без инверсии (рис. 1.27, з). Электрические параметры этих микросхем сведены в табл. 1.16. Микросхемы К155ЛЕ2 и К155ЛЕ3 (рис. 1.27, в—д) имеют для каждого четырехвходового элемента вход разрешения ЕІ. Схема элемента ИЛИ со входом ЕІ показана на рнс. 1.27, г. Это один элемент из микросхемы К155ЛЕ2, имеющей, кроме того, выводы расширения числа входов Р и Р. Средн микросхем ИЛИ имеются две буферные, с умощиенными выходами: К155ЛЕ5 и К155ЛЕ6. Для них допустим ток нагрузки выхода до 70 мА.




Рис. 1.28. Микросхемы И/ИЛИ

Мнкросхемы, выполняющие сложную логическую функцию И/ИЛИ (рис. 1.22, e— $\partial$ ), имеют обозначение ЛР. Номенклатура этих мнкросхем представлена в табл. 1.17, параметры в табл. 1.18, а цоколевки их ноказаны на рис. 1.28. Отметим, что в мнкросхемах К155ЛРІ, К155ЛРЗ и К155ЛР4 элемент ИЛИ имеет выходы коллектора и эмитера К и Э. Их используют, как показано на рис. 1.26,  $\delta$ ,  $\theta$ , для наращивания (расширения) числа входов. Мнкросхема К531ЛР10 имеет выход с ОК.





Рис. 1.29. Специальные расширители

На рис. 1.29, а показаны цоколевки двух специальных расширителей. Микросхема К155ЛД1 (рис. 1.29, а) содержит два четырехвходовых элемента (входы А1...DI и А2...D2), у которых сделаны выходы от коллекторов и эмиттеров К1, Э1 и К2, Э2. У микросхемы К155ЛД3 аналогичные выводы К и Э имеет восьмивходовой элемент (рис. 1.29, 6, входы А...Н).

# 1.8. АВТОГЕНЕРАТОРЫ НА ЭЛЕМЕНТАХ ТТЛ

С помощью элементов ТТЛ (буферных, И, ИЛИ) можно проектировать автогенераторы, у которых выходная частота колебаний превышает 30 МГц. Чтобы автогенератор быстро возбуждался и раего основе усилительная линейка должна быть ненивертирующей с большим коэффициентом усиления  $K_U$ , который по возможности следует стабилизировать.

Простейшнй автогенератор получается из двух инверторов, но при этом значение  $K_U$  невелико. Удобнее включить три или четыре элемента из микросхемы. Из рис. 1.30, а показана схема автогенератора, в которой положительная обратная связь через конденсатор охватывает два элемента DDI.1 и DDI.2, причем DDI.1 вынеден в линейный, усилительный режим с помощью резистора отрицательной обратной связи R1 = 220 Ом. Элемент DDI.3 применяется здесь как буферный, чтобы уменьшить влияния нагрузки на частоту автогенератора. Частота автогенерании F = 1/3(R1C1).



Рнс. 1.30. Автогенераторы на цифровых микросхемах ТТЛ:

a — простейшнй мультивибратор; b — кварцевый мультивибратор : b — мультивибратор с разрешением по выходу; b — инвертирующий усилительный каскад; d, e — мультивибраторы с повышенной стабильностью; m — генератор с переменной скважностью

На рис. 1.30, б дана аналогичная схема кварцованного автогенератора. Мультивнбратор (рис. 1.30, в) снабжен выводом разрешения выходных сигналов  $\overline{EO}$  (рис. 1.30, в). Элементы DD1.3 и DD1.4 образуют RS-триггер. В таком применении его называют защелкой. Если на вход  $\overline{EO}$  подать напряжение низкого уровня, вход 10 элемента DD1.3 получит напряжение высокого уровня и генерация в линейке DD1.1—DD1.3 будет разрешена. Генерация прекратится, когда на вход  $\overline{EO}$  поступит напряжение высокого уровня (тогда на входе 10 элемента DD1.3 будет низкий потенциал). На выходе генератора появится напряжение высокого уровия.

Как основу для автогенератора с повышенной стабильностью удобно выбрать инвертирующий усилительный каскад с отрицательной обратной снязью через резистор  $R_{oc}$  (рис. 1.30, e). Здесь коэффициент уснлення  $K_U^{\bullet} = U_{\text{вых}}/U_c \approx -R_{\text{oc}}/R_c$ . Надо учитывать, что собственное усиление цифрового инвертора  $K_U$  не превышает 20, что весьма далеко от усиления идеального операционного усилителя. В схеме на рис. 1.30,  $\partial$ нспользовано два таких инвертора с  $K_U^{\bullet} = 2(560/220) < 5.5$ . Здесь при емкости C1=1000 пФ частота F=500 кГц. Аналогичные инверторы при-




Рис. 1.31. Автогенератор с буферным элементом (а), с парафазнымн выходами ( $\delta$ ,  $\epsilon$ ), с колебательным контуром ( $\epsilon$ )

менены в кварцевом автогенераторе с пьезоэлектрическим резонатором ZQ1 (рис. 1.30, e). Регулируемая нелинейная отрицательная обратная связь через диод VD1 (рис. 1.30, ж) позволяет построить мультивибратор с переменной скважностью импульсов.


На рнс. 1.31, а показана схема кварцевого автогенератора с буферным выходным логическим элементом DD1.3. На цифровых инверторах удобно выполнять симметричные мультивнораторы, которые генерируют парафазные выходные последовательности. Автогенераторы на рис. 1.31, 6, в различаются способом подключения времязадающих конденсаторов и резисторов. Выходная частота автогенератора по схеме рис. 1.31, 6 составляет 2 МГи при С1=С2=100 пФ. Если в автогенераторе на рнс. 1.31, в установлены конденсаторы С1=С2=200 пФ, его выходизя частота будет I МГи. Выходную частоту можно установить от 1 Гц до 10 МГц, если смкости конденсаторов выбрать в пределах 50 мкФ...10 пФ.

Схема автогенератора с колебательным контуром показана на рис.

131, г. Частота автогенерации здесь определяется по формуле F=  $T_{\rm e} = 1/(2\pi \sqrt{LC_{\rm e}})$ , причем эквивалентная емкость C<sub>e</sub> соответствует параллельному включению конденсаторов C1 и C2, т. е.  $C_0 = C_1 C_2 / (C_1 + C_2)$ . Лостониством такого автогенератора является использование в нем всего одного нивертора-

# 1.9. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ — ТРИГГЕРЫ ШМИТТА

При входном импульсном сигнале с пологими фронтом и сревом импульс на выходе формирующего логического элемента также не будет прямоугольным, поскольку некоторое время ключевая схема будет находиться в усилительном режиме (напоминм, для инвертора ТТЛ К<sub>11</sub> ≈20). Кроме того, на фронте н срезе выходного импульса будут присутствовать усиленные помехи, поступившие в «усилитель» из провода



питання. Импульс с зашумленными н несформпрованными фронтом и срезом непригоден для переключения тактовых входов триггеров, регистров, счетчиков.

Повышение К<sub>11</sub> формирователя до 1000 раз и более за счет последовательного включення нескольких буферных элементов не дает точной привязки момента переключения к определенному пороговому уровню входного импульса. В таких случаях используют так называемую схему триггера Шмитта, состоящую из двухкаскадного усилителя (в оригинале автор использовал двойной трнод), охначенного слабой положительной обратной связью. Триггеры Шмитта оквзались незаменимыми и в интегральной схемотехнике как в аналоговой, так и в цифровой.

Логические элементы со свойствами триггера Шмитта (рис. 1.32, а) имсют внутреннюю положительную обратную связь, глубина которой подобрана так, чтобы получить передаточную характеристику со значительным гистерезисом. Выходной сигнал логического элемента Шмилта имеет кругые импульсные перепады, длительность которых не завлесит от скорости нарастания или спада входного сигнала. Импульсные перспады по времени соответствуют моментам, когда входной сигиал превышает напряжение срабатывания  $U_{col}$  и становится меньше, чем напряжение отпускания Соги.

Передаточная характеристика обычного элемента ТТЛ имеет входной порог  $U_{\text{пор}} = 1.3$  В. Передаточная характеристика элемента Шмитта двухпороговая, она показана на рис. 1.32, б, а времениая — на рис. 1.32, в. Если входное напряжение такого логического элемента  $U_{\rm ex} = 0$ (точка A), то выходное напряжение U<sub>вых</sub> = 2,4 В (напряжение высокого

Таблица 1.19. Микросхемы ТТЛ (логические элементытриггеры Шмитта)

Серия	Обо- значе-	M	Номо икрос:	
	нне	1	2	3
K155 KM155 K555 KM555 K531	ТЛ	++	++	+
74	-	13	14	133

логического уровня ТТЛ). При повышенин Uax до 1,7 В выходной сигнал скачком уменьшается (переходит от точки Б к В, где Uвых < 0,3 В, т. е. напряжение низкого уровня ТТЛ). В этот момент входное напряжение становится равным напряжению срабатывания  $U_{ax} = U_{c p 6} = 1.7 B$ .

Если входное напряжение теперь постепенно уменьшать (от точки Г), то при Uвх=0,9 В выходное напряжение скачком перейдет от низкого уровня к высокому (линня Д-Е). Это напряжение порога отпускания Uoтп. При дальнейшем синжении U<sub>вх</sub> до нуля возвращаемся в точку А передаточной характеристики. Таким образом, логический элемент, построенный на основе триггера Шмитта, имеет пороги срабатывания и отпускания, между которыми существует зона гистерезнса

 $U_{\text{ср6}} - U_{\text{отn}} = 800\,$  мВ. Эта зона симметричиа относительно порогового

напряжения обычного элемента ТТ.Л, т. е. 1,3 В (±400 мВ).

Микросхемы, содержащие логические элементы со свойствами триггера Шмитта, приведены в табл. 1.19. В микросхеме К155ТЛ1 (рнс. 1.32, a) содержится два логических четырсхвходовых элемента  $\overline{\mathrm{H}}$  с порогом Шмитта. Если для приема сигналов используется лишь один из входов этого логического элемента, остальные три следует подключить к положительному полюсу источинка питания.

Для микросхемы К155ТЛ1 время задержки распространения можно определить по временной днаграмме на рнс. 1.32, e, где  $t_{\rm 3d,p}^{\rm 1.0}=27$  нс (для варианта LS 22 нс), а  $t_{\rm 3д,p}^{\rm U,1}=22$  нс (для LS 27 нс). Средний пороговый уровень для микросхемы с порогом Шмитта в исполнении LS  $U_{non} = 1.5 B.$ 

Номпнальными считаются элементы нагрузки: Сн = 15 пФ, Rн = =400 Ом (для серин K155). Для нсполнення LS  $C_n = 15$  п $\Phi$  н  $R_n = 2$  к $O_m$ .

В устройствах формирования сигналов, где требуется запас помехоустойчивости, удобно использовать микросхемы с обозначением ТЛ2, каждая из которых содержит шесть инвертирующих усилителей с порогом Шмитта (рис. 1.33, а). У каждого инвертора микросхемы К155ТЛ2 переключательная характеристика идентична показанной на рис. 1.32, 6. У элементов микросхемы К555ТЛ2 выходиля амилитуда больше (см.

рис. 1.33, б). Для обонх вариантов микросхемы ТЛ2  $t_{3д,p}^{1,0} = t_{3д,p}^{0,1}$ превышает 22 ис.

Микросхемы с обозначением ТЛЗ имеют по четыре двухвходовых элемента И с гистерезисной передаточной характеристикой триггера Шмитта (рис. 1.33, в).




Рис. 1.33. Триггеры Шмитта в микросхемах К155ТЛ2 и К155ТЛ3

По основным электрическим параметрам, включая переключательную характеристику, микросхемы — триггеры Шмитта серии К155 (ТЛ1. ТЛ2, ТЛ3) аналогичны. При входном напряжении инзкого уровня ток потреблення для них равен 24 мА, при напряжении высокого уровня -40 MA.

#### 1.10. ИСКЛЮЧАЮЩЕЕ ИЛИ

Логический элемент исключающее ИЛИ применяется как сумматор по модулю 2 или используется для задерживания цифрового импульса. Его часто включают как фазовый компаратор, определяющий момент равенства частот и фаз двух цифровых последовательностей. Средн прочих устройств с помощью элементов исключающее ИЛИ часто проектируют генераторы строго сфазированных многофазных последовательностей (например, трехфазных напряжений питания микроэлехтродвигателей).

На практике наиболее часто используют двухвходовые элементы исключающее ИЛИ и исключающее ИЛИ. На рис. 1.34, а показан символ элемента без инверсии и его таблица состояний. Выходной сигнал элемента соответствует логическому уравнению  $Q = A \oplus B = A\overline{B} + B\overline{A}$ . Здесь ⊕ - символ суммирования по модулю 2. Нижняя и верхняя строки таблицы (рнс. 1.34, а) отображают эквивалентность входных уровней, т.е. А=В=0 (в верхней строке) и А=В=І (в нижней). В случае  $A\!=\!B\!=\!0$  выходной снгнал  $Q\!=\!0$  (это естественный, так называемый трнвнальный ноль). Когда A=B=1 выходной сигнал Q также равен нулю, хотя на двух входах А и В присутствуют единицы. Если добавить к элементу исключающее ИЛИ двухвходовой элемент И, который будет служить формирователем единицы старшего разряда (по-другому, генератором переноса; он образует выход С), то получится двухразрядный полусумматор. Схема полусумматора показана на рис. 1.34, б. Она дает ирн A=B=1 результат Q=0 (это младший разряд суммы) и C=1 (старший разряд, здесь он называется единнией переноса). В итоге на обонх выходах полусумматора появляется двухразрядное двоичное выходное слово: A+B=1+1=10. Его десятичный эквивалент 1+1=2.

В таблице состояний на рис. 1.34, а последняя колонка соответствует элементу исключающее ИЛИ с инверсией. На рис. 1.34, в показано расположение элементов исключающее ИЛИ в микросхемах К155ЛП5, К555ЛП5, К531ЛП5, а также в К555ЛЛ3, имеющей выходы с открытым коллектором. На рис. 1.34, г дана таблица состояний для одного элемента каждой из этих микросхем. Микросхема К555ЛЛ3 имеет ток




Рис. 1.34. Микросхемы исключающее ИЛИ

потребления 10 мА (все входиые уровни низкис). Для нее время задержки распространения  $t_{\text{ад,p}}{=}30$  нс. Микросхеме К555ЛЛЗ соответствует 74 LS136.

Микросхема К155ЛГ15 потребляет ток питания 50 мА, К555ЛГ15 10 мА. Для К531ЛП5 этот ток равен 75 мА, но время задержки распространения сигнала уменьшается до 10 нс (для К155ЛП5 и К555ЛП5  $t_{\rm SA,D}^{1,0}=30$  нс, а  $t_{\rm 3A,P}^{0,1}=22$  нс). В зарубежных сернях 74 отечественным микросхемам ЛП5 соответствуют микросхемы с номерами 86, S86-и LS86.

Иногда появляется необходимость собрать элемент исключающее ИЛИ из отдельных логических элементов. На рис. 1.35, a-z даны схемы таких устройств без инверсии, а на рис. 1.35, d-s — аналогичные структуры, но с ниверсией выходной функции суммирования по модулю 2.




Рис. 1.35. Структуры узла исключающее ИЛИ без инверсии (a-z) и с инверсией ( $\partial-z$ )

Если требуется многовходовой элемент нсключающее ИЛИ, можно собрать его по схемам, показанным на рис. 1.36. На рис. 1.36, а лана схема трехвходового сумматора по модулю 2:

$$Q = A \oplus B \oplus C, \tag{1.5}$$

а на рис. 1.36, 
$$\delta$$
 — восьмивходового:  
 $Q = A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H$ . (1.6)

На рис. 1.36, в избражена другая восьмивходовая схема, реализующая уравнение (1.6). Такая структура — основа микросхем, предназначенных для проверки на четность многоразрядных цифровых слов (см., например, рис. 1.128 и рис. 2.66).

Рассмотрим несколько примеров применения микросхем исключаюшес ИЛИ. Выходные импульсы этих логических элементов появляются
в моменты совпаления обоих входных сигналов (если оба входных уровня высокие или оба низкие). Простейший пример — устройство выделения фронта и среза входного импульса (рис. 1.37, а). Напомини, что
традиционно это делали с помощью лифференцирующего СR-звена с
последующим усилением и формированием сигнала. Микросхема среднего уровня интеграции исключающее ИЛИ ЛП5 или ЛЛ3 упрощает
такое устройство. Фронты выделяются здесь гораздо стабильнее. Длительность каждого выходного импульса окажется равной Зt<sub>зд р</sub>

Поскольку в устройстве (рис. 1.37, a) фазы входного  $\mathbf{U}_{\mathbf{x}_{\mathbf{x}}}$  и задержанного  $\mathbf{U}_{\mathbf{x}}$  инпульсов совпадают, то в выходном элементе исключаю-





Рис. 1.36. Многовходовые элементы исключающее ИЛИ

щее ИЛИ нулевое выходное напряжение будет в двух случаях: еслн  $U_{ax} = U_3 = 0$  и  $U_{ax} = U_3 = U_{u.n.}$  Когда же  $U_{ax} \neq U_3$ , выделяются выходные импульсы с длительностью  $3t_{3a.p.}$  Другими словами, с такой точностью можно определить время прихода фронта импульса и время окончания этого импульса. Устройство, собранное по схеме (рис. 1.37, a), удванвает частоту входного сигнала.

В настоящее время для преобразовання оптического нзображення в электрический телевизионный сигнал стали все шире применять вместо приемных электронно-лучевых трубок (например, видиконов), полупро-



водниковые матрицы. Это микросхемы с открытой для сфокуснрованного изображения поверхностью, состоящей примерно из 250 тысяч светочувствительных ячеек и имеющей размер оптической зоны около 15×20 мм (число отдельных транзисторов в этой сверхбольшой интегральной схеме превышает полмиллиона!). В каждой из ячеек накапливается заряд, соответствующий яркости одной точки изображения. Все накопленные 250 тысяч зарядов при последовательном выносе их из матрицы дают кадр телевизионного изображения. Схемотехнически задача организации такого выноса весьма сложиа (здесь используются специальные виешние БИС управления ячейками матрицы, связанными меж-





Рис. 1.38. Генератор трехфазной последовательности (a) и днаграмма его работы (b)

ду собой дорожками переноса зарядов, из-за этого матрицы пазыв

приборами с зарядовой связью — ПЗС).

Часто для переноса зарядов в матрице на ее поверхности дел трехфазные шины управления. На эти шины требуется подавать тотрехфазные сигналы управления специальной формы, так называе сигналы кадрового и строчного переноса. Строчная последователы подается с частотой до 10 МГц. Наиболее надежным оказался фој рователь, выполненный по схеме, показанной на рис. 1.38, а. Здесь з. ющая частота синхронизации должна быть выбрана в 6 раз больши... чем требуемая частота трехфазной последовательности переноса.

Счетчик К155ИЕ4 (см. рис. 1.65) генерирует последовательности ныпульсов А, В н С. После трех элементов нсключающее ИЛИ выходные последовательности Ф1, Ф2 и Ф3 имеют точную и постоянную фа-






Рис. 1.39. Коммутатор кварцованной последовательности (а) и диаграмма его работы (б)

зировку со взаимным сдвигом на треть периода. Такую же схему формирования трехфазиого напряжения можно использовать для питания

спецнальных бесщеточных микродвигателей.

С помощью элемента исключающее ИЛИ можно построить коммутатор фазы последовательности импульсов, поступающей от кварцевого автогенератора с частотой б.в. Эта схема показана на рис. 1.39, а. На управляющий вход ( $U_{ynp}$ ) в этом устройстве подается команда управления фазой. На рис. 1.39,  $\delta$  показаны днаграммы входных, внутренних и выходных сигналов устройства, имеющиеся в узлах, обозначенных на принципнальной схеме буквами А-Ж. Отрицательный импульс В служит для сброса RS-защелки, положительный импульс Г подается на ее синхронный запуск. Эти импульсы получаются как результат дифференпировання фронта и среза сигнала коммутации фазы В (сравните этот метод выделения фронта с предложенным на рис. 1.37, а).




Рис. 1.40. Суммирование в схеме нсключающее ИЛИ (а) двух нендеальных примоугольных импульсов (б)

Импульс установки Д н сигнал сброса В управляют RS-защелкой (элементы DD1.2 и DD1.3), причем импульс Д сфазирован с последовательностью А. На выходе триггера защелки вырабатывается сигнал синхроннзации Е. В момент перемены фазы входной импульс А и импульс Е имеют высокие уровни, следовательно, после исключающего ИЛИ

(т. е. на выходе Ж) появится напряжение низкого уровня.

Отметим, что элементы нсключающее ИЛИ дают на выходе пики помех, если суммируемые входные импульсы имеют искаженные фропты. На рис. 1.40,  $\alpha$  показан сумматор по модулю 2, а на рис. 1.40,  $\delta$  изображены два отличающихся по форме входных импульса  $U_{\mathsf{A}}$  и  $U_{\mathsf{B}}$  . Нетрудно видеть, что на выходе появятся паразитные импульсы в моменты, пока напряжение фронта и среза импульсов  $U_{\mathbf{A}}$  и  $U_{\mathbf{B}}$  шиже, чем пороговое Unop. Такая помеха реально имеет вид «клыков», следующих с удвоенной частотой. Если форма импульсов пдеальная (отмечено штрнховой линией), то выходное напряжение U, строго равно 0. Таким образом, перед суммированием цифровые последовательности следует тщательно формировать.

# 1.11. ТРИГГЕРНЫЕ СХЕМЫ

Триггер — логическое устройство, способное хранить 1 бит данных. (Назваине единицы ниформации 1 бит происходит от слов binary digit, т. е. двоичный разряд). К триггерным принято относить все устройства, имеющие два устойчивых состояния. В основе любого триггера иаходится кольцо из двух инверторов, показанное на рис. I.41, а. Общепринято это кольцо изображать в виде так называемой защелки, которая показана на рис. I.41, б. Принципиальная схема простейшего триггера-защелки, выполненного на двух инверторах резисторно-траизисторной логики, дана на рис. I.41, в. Цепи входного управления у этой защелки нет.





Рис. 1.41. Кольцо из двух инверторов (а), изображение бистабильного элемента-защелки (б), схема двухтранзисторной защелки (в)

После подачи на триггер напряжения питания состояния его траизисторов могут быть равновероятны: либо насыщен траизистор VT1, а VT2 находится в состоянии отсечки, либо наоборот. Эти состояния устойчивы. Защелка не может работать как мультивибратор. Пусть по каким-то причинам при включении питания на коллекторе одного из траизисторов, например VT1, коллекторное напряжение снижается, тем самым уменьшается базовый ток  $I_{62}$  траизистора VT2, следовательно, падает и сила его коллекторного тока  $I_{K2}$ . Из-за этого на коллекторе VT2 напряжение  $U_{n,n} - I_{K2} R_{K2}$  должно повыситься. Если это так, то должен еще быстрее возрастать базовый ток  $I_{61}$  траизистора VT1, ускоряя его переход к состоянию насыщения. Этот процесс идет быстро, лавннообразно. Он называется регенеративным. Процесс окончится, когда перестанет изменяться коллекторный ток траизистора VT1 и он перейдет в состояние насыщения. Траизистор VT2 окажется в состоянии отсечки.

Дальнейшее измененне токов  $1_{K1}$  и  $1_{K2}$  станет невозможным. Поскольку защелка симметрична, выключая н включая питанне  $U_{\text{м.п.}}$  можно получить один из двух вариантов устойчнвого состояния траизнсторов в защелке. Если считать, что напряжение низкого уровня соответствует логическому 0, обнаруживаем, что запись данных в защелку способом включения и выключения питания даст равновероятный, а поэтому неопределенный результат: 1,0 или 0,1. Однозиачную запись 1 бита управления и запуска.

В настоящее время существует много разновидностей триггерных схем. Все они появились как результат разработки новых цепей запуска. Для записи данных, т. е. переключения состояния триггера, могут использоваться: статический запуск уровнями напряжения, запуск только одним, положительным или отрицательным перепадом импульса, а также запуск полыши тактовым импульсом, когда используются его фронт и срез. Известны триггеры с подачей запускающего перепада через конденсатор, т. е. импульсный запуск только по переменной составляющей тактовой последовательности.

Для формировання сигналов управления триггерами используются часто логические элементы со свойствами триггера Шмитта (см. § 1.9). На рис. 1.42, а показана принципиальная схема RS-триггера, кото-



	grod	Bbi.	xoθ	ועע פ	вх	00		BSIX	00	
R	S	Q	Q	~		-	Логи	ика Й	JOZUK	a NIM
H	Н	U3ME	e3 พยพบนิ		R	5	Q	7	Q	Q
11	В	В	Н	, $\sqrt{1}\bar{a}$	0	0	HEOT.	7338- 1449	6E U3mer	.3 18:11 U R
8	Н	Н	В		0	1 ·	1	0	1	0
B	8	HEAT	pede- HHO	<i>JJ2</i>	1	0	0	1	0	1
		δ)		R)	1	1	usme.	e3 H <i>e</i> hu9	Heon Siei	pede- ino

Рис. 1.42. RS-триггеры

рая содержит защелку (транзисторы VT1 и VT2), а также два раздельных статических входа управления (транзисторы VT3 и VT4). Этн вхолы управления называются R (reset—сброс) и S (set—установка). Иногла входы R и S называют по-другому: clear—очистка (сброс) и ргеset—предварительная установка соответственно. Ко входам разлельного статического запуска тритгера R и S присоединены управляющие переключатели S1 и S2. Поскольку от каждого из них на входы можно подать напряжение низкого H или высокого В уровней, то иместся четыре комбинации этих управляющих сигналов. Они перечислены в колонках R и S таблицы состояний RS-тритгера (рис. 1.42, 6). Если от S1 и S2 подать на оба входа R и S напряжение низкого уровня (H, H), то транзисторы VT3 и VT4 открывающих токов не получат, будут разомкнуты и поэтому не смогут повлиять на состояние транзисторов

 защелки VT1 и VT2. Напряжения на выходах триггера Q и  $\overline{Q}$  останутся без изменения. Это значит, что в триггере осталась информация, запи-

санная ранее.

Переведем движок переключателя S2 в положение В (высокое входное напряжение), оставив S1 в Н (иизкое). Теперь транзистор VT4 будет насыщен, он замкнется и окажется низким напряжением на коллекторе присоединенного в параллель ему транзистора VT2. На входе Q будет также напряжение низкого уровня. Транзистор VT1 больше на получит от выхода  $\overline{\mathbf{Q}}$  открывающий базовый ток, поэтому он перейдет в состояние отсечки. По этой причине на выходе Q появляется напряжение высокого уровня (траизистор VT3 от переключателя S1 ток смещения не получает и на этот процесс в триггере не влияет). Данное состояние транзисторов VT1 и VT2 будет зафиксировано, защелкнуто.

Поменять напряження на выходах Q и  $\overline{\mathbf{Q}}$  можно, если перевести движки переключателей S1 и S2 в положения В и Н соответственно (см. третью строку таблицы на рис. 1.42, б). Наконец, возможно четвертое состояние переключателей S1 и S2: оба их движка переводятся в состояние В. Такой входной сигнал RS-триггер зафиксировать не может. Действительно, в этом случае, когда S1 = S2 = B, на обоих выходал Q и  $\overline{\mathbf{Q}}$  должно появиться напряжение инзкого уровия. Но если S1 и S2 строго одновременно отсоединить от входов, триггер переключится в неопределенное состояние. Иначе, после исчезновения входного состояния В, В защелка не переключается однозначно. Таким образом, два логических уровия B, B одновременно на входы R и S подавать нельзя.

На рис. 1.42, в показано функциональное обозначение RS-триггера, составленного из двух двухвходовых инверторов. Такой триггер можно строить на элементах  $\overline{H}$  и на элементах  $\overline{H}$ ЛИ. На рис. 1.42, г дава таблица логических состояний для RS-триггеров, построенных на элементах И и ИЛИ. Строки состояний «Без изменений» и «Неопределенность» здесь меняются местами в зависимости от выбранного соответ-

ствия 1 и 0 напряжениям высокого и инзкого уровия.

Таким образом, RS-триггер имеет два раздельных статических входа управления, чтобы можно было записызать и хранить 1 бит информации. Вместе с тем, известно, что триггерные ячейки — это основа многих динамических устройств, главные из которых: делители частоты, счетчики и регистры. В этих устройствах записанную раиее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого: режима RS-триггер необходимо снабдить тактовым входом C (clock).

Предварительно рассмотрим прииципиальную схему так называемого Т-триггера (toggle — переключатель), выполияющего лишь одиу функцию: он может делить частоту тактовой последовательности, подаваемой на вход С в 2 раза. Принципнальная схема Т-триггера, содержащего два инвертора DD1.1 и DD1.2 популярной в 50-60 годы резистивно-емкостной логики (РЕТЛ), показана на рис. 1.43, а. Схему тактового запуска здесь образуют два резисторно-диодных логических элемента И без инверсии (DD1.3 и DD1.4). Функциональная схема этого Т-триггера показана на рис. 1.43, б.

Для начала анализа работы Т-триггера положим, что в интервале времени от 0 до t<sub>1</sub> (рис. 1.43, в) траизистор VT1 насыщен, его база получает избыточный ток от положительного полюса U<sub>в п</sub> через резисторы R61 и Rк2; транзистор VT2 разомкиут. Тогда на выходе Q напряжение инзкого уровня не должно превышать 0,3 В. На выходе  $\overline{\mathbf{Q}}$  будет наприжение высокого уровня  $\mathbf{U}_{\mathbf{Q}} \approx \mathbf{U}_{\mathbf{z}.\mathbf{\pi}}$ . Следовательно, диод VD2 надежно закрыт, поскольку на его катоде присутствует большой положительный потенциал. Диод VD1 не закрыт. Обратим виимание также на то, что форсирующий конденсатор Сф1 заряжен до напряжения, существенно превышающего напряжение на втором таком же конденсаторе С62.

Таким образом, зная эти начальные условия, ждем прихода первого отрицательного перепада тактового импульса  $\overline{C}$  в момент  $t_i$ . Вызванный им отрицательный перепад тока выведет транзистор VT1 из состояния насыщения, поскольку скачок отрицательного (закрывающего) базовото тока пройдет через незакрытый диод VD1 и конденсатор C1. Отметим, что через закрытый днод VD2 никакой скачок тока пройти не может. Поскольку скачок закрывающего базового тока транзистору VT1





Рис. 1.43. Триггер-делитель на два (Т-триггер)

был дан, должен уменьшиться и его коллекторный ток, что вызовет положительный перепад напряжения на коллекторе, т. е. на выходе Q. Далее, уже без влияния цепи запуска в RS-защелке происходит регеиеративный процесс переброса, т. е. смены состояний траизисторов. Этот процесс идет однонаправленно и не останавливается с окончаянем отрицательного перепада входного запускающего импульса  $\overline{C}_{i}$  что гарантируется неравенством начальных зарядов конденсаторов Сф1 н Сф2. Этн заряды мгновенно измениться не могут, поэтому конденсаторы Сф1 и Сф2 выполняют роль памяти предыдущего состояния. Но, как показал опыт, емкость форсирующих конденсаторов не должна превышать 30... 50 пФ, чтобы процесс не гасился избыточным током запуска.

Таким образом, по окончанни регенерации в RS-защелке на выходе Q напряжение будет высоким, а на  $\overline{Q}$  — иизким (отрезок времени от  $t_1$  до  $t_2$ ). В этот пернод изменилось состояние диодов, распределяющих тактовые перепады: VD1 теперь заперт, а VD2 открыт, т. е. именно он готов передать RS-защелке очередной отрицательный перепад тактовой последовательности нмпульсов  $\overline{C}$ . После прихода в момент  $t_2$  второго отрицательного перепада состояния выходов Q и  $\overline{Q}$  вновь изменятся: н закроется днод VD2, третий отрицательный перепад тактовой последовательности пройдет через диод VD1. Цикл работы T-триггера на этом закончится.

Сигналы на выходах Q и  $\overline{Q}$  имеют частоту повторения, в 2 раза меньшую, чем неходная тактовая последовательность  $\overline{C}$  (сравните частоты повторения отрицательных фронтов на графнках  $U_{\overline{C}}$ ,  $U_{\overline{Q}}$  и  $U_{\overline{Q}}$  (рис. 1.43,  $\theta$ ). Таким образом, T-триггер делит частоту входного сигнала в 2 раза, переключается отрицательным перепадом тактового импульса. Запуск отрицательным перепадом отмечен знаком инверсин  $\overline{C}$ .

Рассмотренный Т-триггер несложно превратить в так называемый RST-триггер (рис. 1.44, a). Для этого разомкнем его внешние цепи обратных связей от выходов на цепь запуска Q—R и  $\overline{\rm Q}$ —S. Ко входам R



82	:08	8613	<i>00</i> ∂		<i>000</i>
Д	о им.	пульса	Ē	импул	sne Ibca Ē
R	S	Q	Q	Q	Q
Н	Н	Нилив	Вилин	Вилин	Нилив
Н	В	В	Н	н	В
В	Н	Н	8	В	Н
В	8	H	eonpei	Велень	10
			δ)		

Рис. 1.44. Раздельное, статическое управление тактируемым триггером по входам R н S

и S присоединим управляющие переключатели S1 и S2 (см. также рис. 1.43,6). Теперь еще до подачи перепада тактового импульса  $\overline{C}$  в триггер можно записать две комбинации напряжений высоких и инзких уровней, как и для RS-триггера (рис. 1.42,6). Записаиная информация будет храниться в защелке до прихода тактового перепада  $\overline{C}$ , и после прихода его триггер переключится. Полученный импульсный перепад выходных сигиалов Q и  $\overline{Q}$  будет однозначным. Бит информации в момент перепада появится на выходах RS-защелки. В данном случае его можно использовать для переключения последующего триггера.

Таблица состояний RST-триггера (рис. 1.44, б) показывает, что если на R и S входы поданы напряжения низких уровней, в триггере сохранится предыдущая информация. Она изменится на выходах на

противоположную после прихода тактового импульса  $\overline{C}$ . Подавать одновременно на статические входы два напряжения высоких уровней иельзя, поскольку аналогично RS-защелке выходной отклик окажется неопределенным. Этот основной недостаток RST-триггера послужил з свое время отправной точкой дальнейшего совершенствования методов запуска RS-защелки.




Рис. 1.45. RST-триггер на элементах РТЛ

β.

Заменим в схеме (рис. 1.44, а) элементы И (DD1.3 и DD1.4) на двуквходовые инверторы. Получается принципиальная схема RST-триггера на элементах РТЛ (рис. 1.45, а). Функциональная схема его приведена на рис. 1.45, б, а таблица состояний на рис. 1.45, в. При напряженив высокого уровня на входе С (на входах R и S могут быть любые уровня) в промежуточных точках R' и S' появляются напряжения низкого

уровия, поскольку насышаются транзисторы VT6 и VT7. На RS защелку (элементы DD1.3 и DD1.4) прохождение управляющих сигналов R и S

запрещено. В защелке хранится предыдущее ее состояние

Если одновременно на входы R и S подать напряжение высокого уровня, то в точках S' и R' будет напряжение низкого уровня, и действие тактового входа С будет запрещено. На выходах стобразится предыдущее состояние защелки. Когда на входах R и S зафиксировано напряжение низкого уровия и такое же напряжение поступит на вход С, в точках S' и R' появятся одновременно два напряжения высокого уровня. Такую логическую информацию RS-защелка не примет (неоп-




Рис. 1.46. Т-триггер с обратиыми связями через инверторы

ределениость). Присутствующие на входах R и S взаимно противоположные уровии позволяют после прихода тактового импульса  $\overline{C}$  устаиовить на выходах Q и  $\overline{Q}$  наперед заданную комбинацию уровней:  $Q\!=\!H$ ,  $\overline{Q}\!=\!B$ , и наоборот.

Наиболее универсален ЈК-триггер. В его таблице состояний уст-

раняется строчка неопределенности.

Предварительно рассмотрим принцип действия Т-триггера, построенного на элементах ие с динамическими, а с потенциальными входами. Для этого включим в режиме Т-триггера ранее изученный RST-триггер (рис. 1.45, 6). Схема такого включения показана на рис. 1.46, а. По сравнению с схемой Т-триггера (рис. 1.43, 6) полярность связей выходов и входов здесь противоположиая. Разделим схему Т-триггера на две части: RS-защелку (элементы DD1.3 и DD1.4 на рис. 1.46, 6) и логику управления (элементы DD1.1 и DD1.2, на рис. 1.46, г).

Предположим, что схема (рис. 1.46, а) построена на ТТЛ элементах,

активный включающий уровсиь для которых — низкий. Тогда согласно таблице состояний R'S'-защелки (рис. 1.46, в) входные уровни R'=S'=В ие должны вызывать ее переброса. Для схемы управления на рис. 1.46, г напряжение высокого уровня, поданное на вход C, разрешает прохождение на выходы R' и S' сигналам Q и Q. При C=H на выходах R' и S' установятся напряжения высокого уровия, которые не могут перебросить защелку (см. таблицу состояний на рис. 1.46, в).

В таблице состояний на рис. 1.46, д н на днаграмме сигналов рис. 1.46, е отмечены этапы работы Т-триггера. На первом, исходном этапе полагаем, что Q = B и  $\overline{Q} = H$ . Полаем на тактовый вход C напряжения низкого уровня: C=H. Отмечаем, что на первом этапе R'=B и S'=B. Такая комбинация сигналов не перебрасывает защелку. К началу второго этапа запишем прежине состояния выходов Q = B и  $\overline{Q} = H$ . Подадим на вход С напряжение высокого уровия. Теперь сигналы управления станут R'=В и S'=Н, что вызовет перемену выходных состояний защелки, т, е. Q = H и  $\overline{Q} = B$ . Эти состояния переносим в таблице на начало третьего этапа и даем на тактовый вход сигнал С=Н, который, как и на первом этапе, не вызовет переброса защелки. На начало четвертого этапа состояния Q=H и  $\overline{Q}=B$  сохраняются, но положительный перепад тактового импульса перебросит триггер (как и на втором этапе). Триггер переключается с приходом каждого положительного перепада тактовой последовательности прямоугольных импульсов. На основании этих данных построена осциллограмма работы Т-триггера из элементов ТТЛ (рис. 1.46, е).

На рис. 1.47, а показана схема простейшего ЈК-триггера. От RSTтриггера (рис. 1.45, а) он отличается двумя обратиыми связями, которые устраняют иеопределенность в таблице состояний. Назначение входов J и K такое же, как и входов R и S (сброс и установка). Буквы J и K были выбраны в свое время авторами как соседиие в алфавите

(сравните R и S).

Если входыЈ, С и К объединить (рис. 1.47, б), получим схему ранее рассмотренного Т-триггера (рис. 1.46, а), если входы элементов ТТЛ DD1.1 и DD1.2 равноправны. Следовательно, как только на объединенный вход С поступит напряжение высокого уровня (после низкого), состояние выходов Q и Q изменнтся. Вход С можно от общей точки отключить, и в этом случае входная комбниация J=B и K=B переключит триггер: объединенные входы J и K выступят в роли отомкнутого входа С. Таким образом, неопределенности на выходах триггера при обоих высоких входных уровнях в JK-триггере не существует.

На рис. 1.47, а показана схема управления ЈК-триггером и его таблица состояний, в которой две графы: установлено (делается в момент t<sub>n</sub>) и записано (анализируется состояние выходов после прихода тактового перепада в последующий момент t<sub>n+1</sub>). При входимх сигналах Ј=Н и K=Н состояние ныходов не меняется, оно сохраняется таким, каким было в момент установки t<sub>n</sub>. Напомиим, что иапряжение инэкого уровня иа одном входе элемента ТТЛ отменяет прохождение сигналов от других его входов и удерживает выходной сигнал иа высоком уровне.

Когда через входы J и K в момент  $t_n$  загружаем взаимио противоположные уровии, то в последующий момент  $t_{n+1}$  выходы JK-триггера
устанавливаются в такие же состояния, как и RS-триггер. Последняя
строка таблицы на рис. 1.47,  $\theta$  отображает, что при подаче на входы J и K одновремению напряжений высокого уровия (входы можно просто соединить), триггер перебрасывается, переходит в состояние, проти-

воположное предыдущему. Например, если было  $Q_n = B$ ,  $\overline{Q}_n = H$ , то ста-

HET  $Q_{n+1} = H \times \overline{Q}_{n+1} = B$ .

Для надежной и четкой работы триггерных ячеек в мигоразрядных устройствах (регистрах, счетчиках) предназначены двухступенчатые триггеры, называемые master — slave, что лучше всего переводится как «мастер — помощинк» (слово master имеет еще одно значение: хозяин). Структурная схема такого триггера, состоящего из двух RST-триггеров, показана на рис. 1.48, а. Входы С обоих триггеров ТМ (мастера) и ТП (помощинка) соединены между собой через инвертор DD1.1.




Рис. 1.47. Триггер со входами Ј и К

На рис. 1.48, б показано, что составным триггером ТМ—ТП управляет полный (с фронтом и срезом) тактовый импульс С. Действительно, если каждый из триггеров имеет установку положительным перепадом, входиая RS-комбинация будет записана в ТМ в момент прихода положительного перепада тактового импульса С. В этот момент в ТП информация попасть не может. Когда придет отрицательный перепад входиого импульса С, на выходе инвертора DD1.1 он появится как положительный. Следовательно, положительный перепад импульса С перепишет данные от выходов Q' и Q' в ТП. Таблица состояний двуступенчатого RST-триггера показана на рис. 1.48, в.

Двухфазный способ управления полным тактовым импульсом С применяется и для двухступенчатых ЈК-триггеров (рис. 1.49,а). Этот триггер, как и простой ЈК-триггер, имеет обратиые связи с выходов на входы, исключающие неопределенное логическое состояние. Схема простейшего двухступенчатого ЈК-триггера показана на рис. 1.49, б. Защелка





Рис. 1.48. Двухступенчатый RS-триггер «мастер-помощник»



Рнс. 1.49. Двухступенчатый ЈК-триггер

ТМ состоит из элементов DD1.2 и DD1.3. Элементы DD1.1 и DD1.4-входиые ключи, с которых снимается сигнал  $\overline{\mathbf{C}}$  для управления  $\Pi\Pi$ , защелка RS которого построена на элементах DD1.7 и DD1.8. Сигналы управления подаются на ТП через DD1.5 и DD1.6. Триггер может иметь вход общего сброса данных R, который для этой схемы иногда в литературе называют clear. Многие JK-триггеры имеют также вход предварнтельной установки S (другое название preset), симметричный входу R, что создает дополнительные входы у элементов DD1.1, DD1.2 и DD1.7.

На рис. 1.49, в показана осшиллограмма переключающего импульса, на которой отмечены этапы работы составного триггера. В момент t<sub>1</sub> ТП изолирован от ТМ; в момент t2 разрешается прием данных входами ТМ. С приходом отрицательного перепада импульса в момент t<sub>3</sub> запре-




Рис. 1.50. Триггер со входом D

шается прием данных входами ТМ, а в момент t4 заканчивается перенос даниых из ТМ в ТП. Таким образом, замечательное свойство двухфазного управления состоит в том, что входы приема данных за период тактового импульса, т. е. во время загрузки 1 бита информации, не нмеют сквозной связи с выходными цепями. Изоляция входов и выходов сбеспечивает устойчивое переключение сложного триггера, если частота тактовых импульсов нестабильна (дрожит).

Наиболее часто в цифровых интегральных микросхемах, а также в нипульсных устройствах применяют триггеры с единственным входом данных D (data), так называемые D-триггеры.

Одна из причин их появления была в том, что число выводов у корпусов микросхем ранних разработок не превышало 14, а стоимость многовыводного корпуса составляла значительную часть от стоимости

готовой микросхемы. Для D-триггера требуется всего четыре внешиих вывода: вход данных D, тактовый вход C, два выхода Q и Q (одии из них может отсутствовать). Схема D-триггера (рис. 1.50, а) отличвется от схемы RST-триггера (рис. 1.45, 6) наличием нивертора DD1.1, добавленного между входами S и R. Теперь состояние неопределенности для входов R и S исключается, так как инвертор DD1.1 формирует на вхоле R сигнал S.

Согласно таблице логических состояний D-триггера (рис. 1.50, б) в некоторый момент времени tn на вход D можно подать напряжения низкого или высокого уровия. Если в последующий момент  $t_{n+1}$  придет положительный перепад тактового импульса, состояния на выходах  $Q_{n+1}$  и  $\overline{Q}_{n+1}$  будут соответствовать табл. 1.50, б. На рис. 1.50, в показаны днаграммы записи в D-триггер напряжений высокого и инзкого входных уровней и их считывание. Непременное условне правильной работы D-триггера — это наличие защитного интервала времени после прихода запускающего импульса  $\mathbf{U}_{\mathbf{D}}^{}$  перед тактовым  $\mathbf{U}_{\mathbf{C}}^{}$  (интервал временн t<sub>n+1</sub>—t<sub>n</sub> оговаривается справочными данными на D-триггер).




Рис. 1.51. Счетчик-делитель на 2: a — структурная схема; b — применение D-триггера для деления на 2




Рис. 1.52. Схемы взаимного преобразования триггеров: a — из RS в T; b — из D в T; b — из JK в T; z — Т-триггер со входом разрешения E1; b — JK в D; e — RST в D;  $\infty$  — RST в JK

Если снабдить D-триггер цепью обратной связи, соединяющей выход  $\overline{Q}$  со входом D, он станет работать как T-триггер, т. е. делитель частоты в 2 раза. Действительно, иетрудно видеть, что делитель на рис. 1.51, a по фазировке сигналов соответствует T-триггерному, рассмотренному на рис. 1.46, a. На рис. 1.51,  $\delta$  показаны осциллограммы работы делителя на два частоты тактовой последовательности  $U_C$ .

В заключение рассмотрим несколько схем взаимного преобразования триггеров. На рис. 1.52, a-s показаны схемы делителей частоты на RST-, D- и ЈК-триггерах соответственно. Триггер D можно преобразовать в Т (делитель на 2), снабдив делитель дополинтельным входом разрешения EI (рис. 1.52, a). В режиме D-триггера можно использовать ЈК- и RST-триггеры (рис. 1.52, a, a). Из RST триггера можно получить ЈК-триггер по схеме (рис. 1.52, a).

#### 1.12. RS- и D-ТРИГГЕРЫ

В составе серий ТТЛ выпускаются микросхемы, содержащие RS-, D- и ЈК-триггеры. Как правило, эти микросхемы миогоканальные. Несколько триггеров имеют общие выводы питания и некоторые объединенные входы управления. На многотриггерных микросхемах можно самостоятельно проектировать устройства: делители частоты, регистры, память малой емкости.

58 \$4 \$\bar{R}4 \quad \bar{Q}4 \bar{S}3.1 \bar{S}32 \bar{R}3 \quad \quad \quad \bar{R}3 \quad \bar{R}3 \quad \bar{R}3 \quad \quad \bar{R}3 \quad \quad \bar{R}3 \quad \quad \bar{R}3 \quad \bar{R}3 \quad

Таблица 1.20. Состояния триггера из микросхемы K555TP2

		Вхэд	
Выход Q	Ŕ	<u>52</u>	sī
в В В Н Н Без изменения	Н В В Н	H X H B	H H x B

Рис. 1.53. Микросхема К555ТР2

Микросхема К555ТР2 (рнс. 1.53) содержит четыре RS-триггера, причем два из них имеют по два входа установки  $\overline{S}$ . Для входа сброса  $\overline{R}$  активный уровень иизкий. Если на входы триггера  $\overline{S1}$ ,  $\overline{S2}$  и  $\overline{R}$  подать одновременно напряжение низкого уровия, то на выходе Q появится иапряжение высокого уровня (см. табл. 1.20). Однако это состояние не будет зафиксировано, «защелкиуто»: если входиые уровин H убрать, на выходе Q появится неопределенное состояние. При подаче на входы напряжений высоких уровней напряжение на входе Q останется без изменения.

Ток потребления микросхемы Қ555ТР2 7 мА. Время задержки рас-

пространения сигнала от входа S до выхода Q равно: при включении (при переходе выходного сигнала на уровень H) 22 пс, а при выключении (к уровию B) 15 ис. Аналогичная задержка для входа R 27 ис (от уровия В к H). Соответствующая зарубежная микросхема имеет наименование 74 LS 279.

Микросхемы ТТЛ, содержащие наборы триггеров, перечислены в табл. 1.21.

Таблица 1.21. D-триггеры ТТЛ

			H	юмер микро	схемы	
Серия	Обозначени <b>е</b>	2	6	7	8	9
K155 KM155	тм	+ +	++	++	+	
K555 KM555 K531	IM	+ +		+	++	+ + +
74	<u> </u>	74	77	<b>7</b> 5	175	174

Микросхемы ТМ2 (рис. 1.54) содержат два независимых D-триггера, имеющих общую цепь питания. У каждого триггера есть входы D,  $\overline{S}$  и  $\overline{R}$ , а также комплементарные выходы Q и  $\overline{Q}$  (см. рис. 1.54, а). Входы  $\overline{S}$  и  $\overline{R}$  — аснихронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе; активный уровень для них — инзкий. Сигнал от входа D передается на выходы




Рис. 1.54. Два D-триггера ТМ2:

a — структурная схема одного канала; b — функциональная схема; b — цоколевка

Q и  $\overline{Q}$  по положительному перепаду импульса на тактовом входе C (от H к B). Чтобы триггер переключился правильно (т. е. согласно табл. 1.22), уровень на входе D следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы  $\overline{S}$  и  $\overline{R}$  триггеров TM2 одновременно подаются напряжения низкого уровня, состояние выходов Q и  $\overline{Q}$  окажется неопределенным. Загрузить в триггер входные уровни  $\overline{B}$  или  $\overline{H}$  (т. е. 1 или  $\overline{D}$ ) можно, если на входы  $\overline{S}$  и  $\overline{R}$  подать напряжения высокого уровня.

Таблица 1.22. Состояния триггера из микросхем ТМ2

Режим работы		Br	дохь			
TEMBE PROOFS	Ī	R	С	D	Q	Q
Асинхрониая установка Асинхронный сброс Неопределенность Загрузка 1 (установка) Загрузка 0 (сброс)	H B H B	В Н Н В В	X X X	X X X B	В Н В В	H B B H B

Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы  $\overline{S}$  и R поданы взаимопротивоположные логические сигналы. В это время входы C и D отключены. Функциональное обозначение триггеров микросхемы TM2 показано на рис. 1.54, 6; ее цо-колевка — на рис. 1.54, g.

Микросхемы ТМ5 (рис. 1.55) и ТМ7 (рис. 1.56) функционально идентичны, так как обе содержат по две пары D-триггеров. Пары представляют собой простейшне защелки данных по 2 бита. Микросхемы различаются по числу выводов корпуса: микросхема ТМ5 расположена в 14-контактном корпусе, поэтому каждый ее триггер имеет только один прямой выход данных Q. Структурная схема одного D-триггера показана на рис. 1.56, в. Каждая пара триггера имеет вход разрешения за-




Рис. 1.55. Функциональная схема (a) и цоколевка (б) четырех D-триг-геров  $\mathsf{TM5}$ 




Рис. 1.56. Функциональная схема (a), поколевка четырех D-триггеров ТМ7 (б) и схема одного D-триггера из микросхем ТМ5 и ТМ7 (в)

Таблица 1.23. Состояния триггеров из микросхем ТМ5 и ТМ7


	Вх	од	Выход		
Режни работы	EI	D	Q	Q	
Разрешение передачи данных на вход Защелкивание данных	В В Н	H B x	H B q	B H q	


грузки Е11.2 и Е13.4. Когда на такой вход разрешения подается напряжение высокого уровия, данные, присутствующие на входах D, без изменения отображаются на выходе Q (табл. 1.23).


В защелке булет зафиксирована (по-другому, в ячейку памяти булет загружена) информация, имевшаяся на входе D, если состояние входа EI переключить от высокого уровня к низкому. Выход Q находится в текущем состоянии q все время, пока напряжение на входе EI остается инзкого уровня. В табл. 1.23 обозначено: q — состояние выхода Q перед приходом защелкивающего перепада на вход EI (от B к H). При EI = H состояние входа D безразлично, D=х (т. е. на этом входе могут присутствовать или не присутствовать любые входиые уровии).

Микросхемы ТМ8 и ТМ9 расположены в 16-контактных корпусах и содержат наборы D-триггеров, имеющих общие входы синхронного

сброса  $\overline{R}$  и тактового запуска С. В микросхемах ТМ8 число триггеров четыре, у каждого есть выходы Q н Q. Микросхемы ТМ9 содержат шесть D-триггеров, у которых только один выход Q. Микросхема ТМ8 нмеет структуру, показанную на рнс. 1.57, а. Ее цоколевка приведена на рис. 1.57, б. Аналогичные изображения для микросхемы ТМ9 даны на рис. 1.57, в. г. Режимы работы триггеров в микросхемах ТМ8 и Т.М9 соответствуют табл. 1.24 (напомним, что триггер из ТМ9 выходов  $\overline{Q}$ не имеет). Сброс всех триггеров в состояние Q<sub>n</sub>= Н произойдет, когда на вход асинхроиного сброса  $\overline{R}$  будет подано напряжение низкого уровня










Рис. 1.57. Четыре D-триггера:

a — микросхема ТМ8; b — цоколевка ТМ8; s — микросхема ТМ9; s — цоколевка

н. Входы С и D<sub>n</sub>, когда R=H, не действуют, их состояние безразлично (х).

Информацию от параллельных входов данных (D1-D4 для ТМ8 и D1-D6 для ТМ9) можно загоvзить в триггеры микросхем. если на вход R подать напряжение высокого уровия. Тогда на тактовый вход С следует подать положительный перепад импульса и предварительно установленТаблица 1.24. Состояния триггеров нз микросхем ТМ8 и ТМ9

		Вход		Выход		
Режим работы	Ŕ	С	D <sub>n</sub>	Qn	ζ <sub>n</sub>	
Сброс Загрузка 1 Загрузка 0	H B B	* 1	X B H	H B H	B H B	

ные на каждом входе D напряжения высокого или низкого (в или н)

уровни появятся на выходе Q (т.е. В или Н соответственио). Микросхема К155ТМ8 имеет ток потребления 45 мА, К531ТМ8 96 мА, а К555ТМ8 18 мА. Соответственно их максимальные тактовые частоты составляют 25, 50 и 35 МГц, а время задержки распространеиня сигиала сброса 35, 22 и 28 ис. Микросхемы ТМ9 потребляют пропорционально их усложнению больший ток питания: К155ТМ9 65 мА, Қ531ТМ9 144 мА, а Қ555ТМ9 26 мА. Их тактовые частоты достигают соответственно: 25, 75 и 30 МГц. Основное назначение микросхем ТМ8 и ТМ9 — построение регистров данных, запускаемых перепадами тактового импульса.

# 1.13. ЈК-ТРИГГЕРЫ

Сводка выпускаемых ЈК-триггеров ТТЛ представлена в табл.

Микросхема К155ТВ1 (рис. 1.58) — универсальный, миогоцелевой 1.25. ЈК-триггер со структурой «мастер-помощник». Триггер имеет инверсные входы установки  $\overline{S}$  и сброса  $\overline{R}$ . Каждый из входов J и K снабжен трехвходовым логическим элементом И, поэтому у микросхемы три входа Ј (J1—J3) и три входа K (K1—K3). У триггера есть тактовый вход  $\overline{C}$ и комплементарные выходы Q и  $\overline{Q}$ .

Таблица 1.25. ЈК-триггеры ТТЛ

	1		ŧ	юмер ми	кросхем	ы	
Серия	Обозначение	1	6	9	10	11	15
K155 KM155 K555 K531	тв	++	+	++	+	+	+
74		72	107	112	113	114	109

Табляца 1.26. Состояния ЈК-триггера К155ТВ1

Denous and a			В	ыход			
Режим работы	$\bar{S}$ $\bar{R}$		c̄	J	к	Q	Q
Асинхроинан установка Аснихроиный сброс Неопределенность	H B H	B H H	x x x	x x x	X X X	B H B	H B B
Переключение	В	В		В	В	q	q
Загрузка О (сброс)	В	В		и	В	Н	В
Загрузка 1 (установка)	В	В	_i	В	н	В	Н
Хранение (нет изменений)	В	В		н	н	q	q

Управление состояниями триггера ТВ1 происходит согласно табл. 1.26, в которой перечислены семь режимов его работы. Когда на входах  $\overline{S}$  и  $\overline{R}$  присутствуют напряжения высокого уровия, в триггер можно загружать информацию от входов J и K, либо задерживать, т. е. хранить ее. Состояния двухступенчатого триггера переключаются фронтом и срезом положительного тактового импульса: ЈК-ниформация загружается в триггер-мастер (элементы DD1.3 и DD1.4 на рис. 1.58, а), когда на-




Рис. 1.58. ЈК-триггер ТВ1 (a), его функциональное обозначение ( $\delta$ ) н цоколевка (s)

пряжение тактового входа переходит на высокий уровень и переносится в триггер-помощинк по отрицательному перепаду тактового импульса (от  $B \ \kappa \ H$ ). Отметны, что состояния выходов  $Q \ \kappa \ \overline{Q}$  неопределенные, если на входы  $\overline{S} \ \kappa \ \overline{R}$  одновременно поданы напряження низкого уровия. Кроме того, сигналы на входах  $J \ \kappa \ K$  не должны меняться, если на входе  $\overline{C}$  присутствует напряжение высокого уровня.

Входы  $\overline{S}$  и  $\overline{R}$  — асинхронные с активным инзким уровнем. Когда на эти входы поданы противоположные уровии B и H, входы C, J и K действовать не будут. Состояния выходов Q и  $\overline{Q}$  определяются первыми двумя строчками табл. 1.26. Микросхема K155TB1 потребляет ток питания 20 мA и может работать C тактовой частотой 15 MC U.

Микросхема K555TB6 (рис. 1.59) расположена в 14-контактном корпусе и содержит два ЈК-триггера с общим выводом питания. Дан-




Рис. 1.59. Два ЈК-триггера из микросхемы ТВ6: a- схема одного триггера: b- обозначение выводов; b- цоколеака

ные в каждом триггере переносятся от входов на выходы по отрицательному перепаду тактового импульса С. Когда импульс С переходит от высокого уровия к низкому, сигналы на входах Ј и К изменяться не должны. Данные от входов Ј и К следует загружать в триггер, когда на входе С присутствует напряжение высокого уровия. Режимы работы триггера из микросхемы ТВ6 следует выбирать по табл. 1.27.

у триггеров микросхемы К555ТВ6 нет входов S. Асиихронные входы сброса  $\overline{R}$  имеют низкий активный уровень. Если на входе  $\overline{R}$  будет напряжение низкого уровия, прохождение сигналов от входов  $\overline{C}$ , J и K запрещается. На выходе Q появляется напряжение низкого уровня (пер-

Таблица 1.27. Состояння триггеров микросхемы К555ТВ6

	1	Выход				
Режим	Ř	Ē		К	Q	Ū
Асинхронный сброс	Н	x	x	х	н	В
Переключение	В	_ _ _	B	В	q	q
Загрузка 0 (сброс)	В		н	В	H	В
Загрузка в (сорос)	В		В	н	В	H
Хранение: нет изменений	В	_i_L	И	11	q	q

вая строка табл. 1.27). Остальные четыре режима работы возможны лишь при напряжении высокого уровия на входе  $\overline{R}$ . Отметим, что когда J=K=H, состояние выходов под действием отрицательного перепада на тактовом входе  $\overline{C}$  не меняется. Микросхема K555TB6 имеет ток потребления 8 мА и работает с тактовой частотой до 30 МГи.

Микросхемы K555TB9 и K531TB9 расположены в 16-контактных корпусах и содержат по два ЈК-триггера. Сравинв структурные схемы (рис. 1.59, а и рис. 1.60, а), нетрудно видеть, что в триггер микросхемы ТВ9 добавлеи вход установки  $\overline{S}$ . В остальном эти микросхемы иден-

тичны.




Рис. 1.60. Два ЈК-триггера микросхемы ТВ9:  $a - \mathsf{схем} a$  одного триггера;  $b - \mathsf{обозначениe}$  выводов;  $b - \mathsf{цоколевка}$ 


Таблица 1.28. Состояния ЈК-триггера из микроскемы ТВ9

Davissa a Same	<u></u>	Вход						
Режим работы	Š	R	Ĉ	J	k	Q	<u>ζ</u>	
Асинхрониая установка Асинхронный сброс Неопределенность Переключение Загрузка 0 (сброс)	H B H B	B H H B	x x x	X X X B	X X X B	B H B	F E E	
Загрузка I (установка) Хранение: иет изменений	B	B B	1	В Н	н	B	F o	

Согласно табл. 1.28 входы J и K могут работать, если на входах  $\overline{S}$  и  $\overline{R}$  присутствуют напряжения высокого уровия. Когда при условии  $\overline{S} = \overline{R} = B$  на тактовый вход  $\overline{C}$  подан отрицательный перепад, по окончании переходных процессов установления уровни сигналов, присутству-

ющие на входах J и K, переносятся в триггер. Выходы Q и  $\overline{Q}$  будут иметь состояния, перечисленные в последних четырех строках табл. 1.28, как только на вход  $\overline{C}$  придет отрицательный перепад тактового импульса. Третья строка таблицы отображает неопределенное (х) состояние выходов, если на входы  $\overline{S}$  и  $\overline{R}$  подать одновременно напряжения инзкого уровия. Микросхема K555TB9 работает с тактовой частотой до 30 МГц.

Микросхема K531TB10 (рис. 1.61) содержит два ЈК-триггера, идентичных по структуре триггерам микросхемы K555TB6, за исключением того, что входы R в ней заменены входами S. Поэтому таблица состоя-






Рис. 1.61. Два ЈК-триггера микросхемы ТВ10:

a — схема одного тряггера; b — обозначение выводов; b — цоколевка

ний триггера из K531TB10 (табл. 1.29) совпадает с аналогичной таблицей для триггера из K555TB6, кроме первой строки: от сигнала входа асинхронной установки  $\overline{S}$  выход Q может получить напряжение высокого уровия, если подать сигнал  $\overline{S} = H$  (здесь вход  $\overline{S}$  имеет активный низкий уровень). Микросхема K531TB10 потребляет ток 50 мÅ.

Таблица 1.29. Состояння ЈК-триггера на микросхемы К531ТВ10

Decree and and		Выход				
Режим работы	s	ō	J	K	Q	Q
Аснихронная установка	н	x	х	x	В	Н
Переключени <del>е</del> Загрузка 0 (сброс) Загрузка 1 (установка)	B B B	†	В Н В	B B H	q H B	q B H
Хранение, нет изменений	В	↓	н	И	q	- q

Микросхема K531TB11 (рис. 1.62) — варнант K531TB9, у которо кристалл располагается в 14-контактном корпусе. Два трисгера микро схемы имеют по две общие цепи управления: тактовый вход  $\overline{C}$  и вход сброса  $\overline{R}$ . Для микросхемы TB11 всрна таблица состояний микросхемы TB9 (табл. 1.28). Ток потребления 50 мА, время установления 3 ис.





Рис. 1.62. Связь двух ЈК-триггеров в микросхеме ТВ11 (a) в ее цоколевка ( $\delta$ )

Микросхема К155ТВ15 (рис. 1.63) состоит из двух независнмых ЈК-триггеров, которые запускаются положительным перепадом тактового импульса. Каждый триггер имеет пезависимые асинхронные входы установки  $\overline{S}$  и сброса  $\overline{R}$ . Как и у других триггеров ТТЛ, если на одном входе (пли на обоих)  $\overline{S}$  и  $\overline{R}$  присутствует напряжение низкого уровия, то прнем сигналов по входам С, Ј и  $\overline{K}$  запрещается, а выходные сигналы Q и  $\overline{Q}$  устанавливаются на высокий или низкий уровии согласно первым трем строкам табл. 1.30.

Структурная схема одного триггера из микросхемы K155TB15 показана на рис. 1.63, a, а ноколевка на рис. 1.63,  $\delta$ . Выбранная полярность логических уровней для входов J и  $\overline{K}$  позволяет превратить этот триггер в D, соединив входы J и  $\overline{K}$  (рис. 1.52,  $\partial$ ). Сигналы на входах J и  $\overline{K}$  следует зафиксировать перед приходом положительного перепада тактового импульса на вход С. Последние четыре строки табл. 1.30 соответствуют аналогичным режимам из табл. 1.28 (триггер из микросхемы ТВ9), однако переключение триггера микросхемы К155ТВ15 происходит при положительном перепаде тактового импульса, а на вход К подаются инверсные сигиалы управления. Ток потребления для микросхемы К155ТВ15 30 мА, максимальная частота переключения 25 МГц.



Рнс. 1.63. ЈК-триггер ТВ15 (а) и его цоколевка (б)

Таблица 1.30. Состояння ЈК-триггера из микросхемы К155ТВ15

	Ī	Вход						
Режим работы	Ī	Ř	С	J	Ŕ	Q	Q	
Аснихронная установка Асинхронный сброс Неопределенность	H B H	B H H	X X X	x x x	X X X	B H B	H B B	
Переключение Загрузка 0 (сброс) Загрузка 1 (установка)	B B B	B B B	<b>†</b>	В Н В	И В Н	q H B	g B H	
Хранение: нет изменений	В	В	<b>↑</b>	_ n	В	q	q	

### 1.14. СЧЕТЧИКИ ТТЛ

Соединив последовательно несколько триггерных схем — делителей частоты на два, получим простейший многоразрядный двоичный делитель. Более общее название для делителей частоты — счетчики. Ко-

эффициент деления счетчика, состоящего из п-триггеров типа Т, составляет 2°; здесь п — число двончных разрядов счетчика. В настоящее время используется много вариантов счетных схем: асинхронные и синхронные; двончные и десятнчные; однонаправленные, только с увеличением счета, и двунаправленные, счет в которых может увеличиваться или уменьшаться (такие счетчики называют реверсивными). Коэффициент делення счетчика может быть либо постоянным, либо переключаемым.

Основой любой из этих схем служит линейка из нескольких триггеров. Рассмотренные варианты счетчиков различаются схемой управления этими триггерами. Между триггерами добавляются логические связн, назначение которых — запретить прохождение в цикле счета лишиим импульсам. К примеру, четырехтриггерный счетчик может делить исходиую частоту на 16, так как 24=16. Получим минимальный выходной код 0000, а максимальный 1111. Чтобы постронть счетчик-делитель на 10, трех триггеров недостаточно (10>23), поэтому десятичный счетчик содержит в своей основе четыре триггера, но имеет обратные связи, останавливающие счет при коде 9=1001.

Таким обазом, удобно выпускать четырехтриггерные счетчики в двух вариантах: двоичном и десятичном. Примеры таких микросхем — пары: ИЕ6 и ИЕ7, ИЕ16 и ИЕ17. Расширять функции счетчиков можно, видоизменяя их цепи управлення. Первоначально счетчики были аснихронными. В асинхронном режиме предыдущий триггер вырабатывает для последующего тактовые импульсы. Такие счетчики иногда называют

счетчиками пульсаций.

В синхронном счетчике все триггеры получают тактовый импульс одновременно, поскольку тактовые входы их соединяются параллельно. Поэтому триггеры переключатся практически одновременно. В счетчике пульсаций каждый триггер вносит в процесс счета определенную задержку, поэтому младшие разряды результирующего кода появляются на выходах триггеров неодновременно, т. е. несинхронно с соответствующим тактовым импульсом. Например, для четырехразрядного счетчика пульсаций выходной параллельный код 1111 появится на выходах триггеров уже после того, как поступит шестнадцатый тактовый импульс, кроме того, эти четыре единицы сформируются неодновременно.

Синхронная схема значительно сложнее аспихронной. На ее выходах данные от каждого разряда появляются одновременно и строго синхронно с последним входным импульсом. В синхронный счетчик разрешается синхрониая (с тактовым импульсом) параллельная (в каждый триггер) загрузка начальных данных. Триггерная линейка синхронного счетчика снабжается специальным шифратором, который называется

схемой ускоренного переноса (СУП).

Внутренние логические элементы управления, которыми часто снабжаются счетчики, позволяют сделать процесс счета реверсивным. Согласно команде, подаваемой на вход управлении счетом «Больше/меньше», можно либо увеличивать, либо уменьшать на единицу содержимое счетчика при каждом очередном тактовом импульсе. У некоторых счетчиков тактовые входы на увеличение и на уменьшение отдельные.

Сброс данных счетчика, чтобы на всех выходах установился нулсвой код, у одинх схем аснихронный R, у других синхрониый SR, происходит одновременно с приходом тактового импульса. Имеются счетчики с переменным коэффициентом деления. Устанавливаемый коэффициент деления зависит от кода, набранного на входах управления.


В табл. 1.31 перечислены счетчики ТТЛ, входящие в серин К155, K555, K531.

Таблица 1.31. Счетчики ТТЛ

	-	<u> </u>					Ном	ер ми	кросхе	МЫ				
Серня	Обозна- ченис	2	4	5	6	7	8	9	10	14	15	16	17	18
K155 KM155 K555 KM555 KM555	ИЕ	++	++	+	+++	++++	++	+	++	+	+	+	+	+
74	<u> </u>	90	92	93	192	193	97	160	161	196	197	168	169	163

Микросхема К155ИЕ2 — четырехразрядный десятичный асинхронный счетчик пульсаций. Внутренняя схема его показана на рнс. 1.64, а, а цоколевка на рис. 1.64, б. Первый триггер счетчика DD1.3 (рис. 1.64, а) может работать самостоятельно. Он служит делителем входной частоты в 2 раза. Тактовый вход этого делителя CO (вывод 14), а выход Q0 (вывод 12). Остальные три триггера DD1.4--DD1.6 образуют делитель иа 5. Тактовый вход здесь С1 (вывод 1). Для обонх тактовых входов запускающий перепад отрицательный, т. е. от высокого уровня к низ-KOMY.

Счетчик имеет два входа R для синхронного сброса (выводы 6 и 7), а также два синхронных входа S (выводы 2 и 3) для предварительной загрузки в счетчик двоичного кода 1001, соответствующего десятичной цифре 9. Поскольку счетчик К155ИЕ2 асинхронный, состояния на



Рнс. 1.64. Счетчик ИЕ2 (a) н его цоколевка (б)

его выходах Q0—Q3 не могут изменяться одновременно. Если после дапного счетчика выходной код требуется дешифрировать, т. е. перевести его в десятнчиое число, дешифратор должен стробироваться на время этой операции. Иначе из-за неодновременности переключения выходных уровней четырех триггеров могут дешифроваться импульсные помехи (клыки).

Входы синхронного сброса R1 и R2 (двухвходовой элемент  $\overline{\rm H}$ ) запрещают действие импульсов по обоим тактовым входам и входам установки S. Импульс, поданный на вход R, дает сброс данных по всем триггерам одиовременно. Подачей напряжения на входы S1 и S2 запрещается прохождение на счетчик тактовых импульсов, а также сигналов от входов R1 и R2. На выходах счетчика Q0—Q3 (выводы 12, 9, 8, и 11) устанавливаются напряжения выходных уровней ВННВ, что соответствует коду 1001, т. е. цифре 9.

Чтобы получить на выходах счетчика двончно-десятичный код с весом двончных разрядов 8-4-2-1, необходимо соединить выводы 12 и 1 (т. е. выход Q0 н вход С1). Входная последовательность подается на тактовый вход С0 (вывод 14). Симметричный счетчик-делитель входной частоты в 10 раз получится, если соединить вывод 11 (выход Q3) с выводом 14 (вход СО). Симметричный способ деления в зарубежной литературе называется bi-quinary, т. е. в переводе — две пятерки. Выходная последовательность при счете двумя пятерками имеет вид симметричного меандра с уменьшенной в 10 раз частотой. Синмается она с выхода Q0 (вывод 12) микросхемы К155ИЕ2.

Для деления частоты на два используется тактовый вход  $\overline{C0}$  (вывод 14) и выход Q0 (вывод 12). Для деления частоты в 5 раз подаем входную последовательность на вывод 1. Выходной сигиал получаем на выходе Q3 (вывод 11). Внешние перемычки для этих простых делителей не нужны. Счетчик K155ИЕ2 (аналог 7490) имеет ток потребления 53 мА и максимальную тактовую частоту 10 МГц. Аналогичная схема варианта 74LS 90 потребляет ток 15 мА и имеет тактовую частоту до 30 МГц.

Режим работы счетчика К155ИЕ2 можно выбрать по табл. 1.32 (сброс выходных данных в ноль, установка, т. е. загрузка девятки, счет). В табл. 1.33 показана последовательность смены напряжений высоких и низких уровней на выходах счетчика К155ИЕ2 в режиме двоично-десятичного счета, когда требуется соединить виешией перемычкой выход Q0 и вход С1 (т. е. выводы 1 и 12).

Микросхема К155ИЕ4 — четырехразрядный двончный счетчик-делитель на 2, на 6 н на 12. Внутренняя схема его и цоколевка показаны соответственно на рис. 1.65, а, б. Счетчик ИЕ4 состоит из двух иезависимых делителей, как и предыдущая микросхема. Если тактовая последовательность с частотой і подана на вход СО (вывод 14), на выходе Q0 (вывод 12) получим меандр с частотой і/2. Последовательность с частотой і на тактовом входе Сі (вывод 1) запускает делитель на 6, и меандр с частотой і/6 появляется на выходе Q3 (вывод 8). При этом на выводах 11 и 9 имеются сигналы с частотой і/3 (выходы Q1 и Q2). На выводы R1 и R2 подаются команды сброса.

Чтобы построить счетчик с модулем деления 12, требуется соединить делители на 2 и на 6, замкнув выводы 12 и 1. На вход СО дается входная частота f, на выходе Q3 получается последовательность симметричных прямоугольных импульсов с частотой f/12. Тактовые запускающие перепады для счетчика K155ИЕ4 — отрицательные, от высокого уровня




Рис. 1.65. Счетчик ИЕ4 (а) и его цоколевка (б)

Таблица 1.32. Выбор режима работы счетчика K155ИE2

Bxo	д сброс	в и уста	новки	1	Вы	кол	
RI	R2	SI	S2	Q0	QI	Q2	Q3
В	В	н	x	н	н	н	Н
В	В	х	н	н	Н	Н	Н
х	x	В	В	В	Н	Н	В
Н	x	Н	x		Cı	ет	
х	Н	х	н			>	
Н	x	×	н	}		>	
x	н	В	х			>	
	1	1	i	1			

Таблица 1.33. Последовательность двоично-десятнчного счета в микросхеме К155ИЕ2

		Вых	ОД	
Счет	Qΰ	Q1	Q2	Q3
0 1 2 3 4 5 6 7 8 9	H B H B H B H B	Н В В Н В В Н Н В	H H H B B B H H	H H H H H H B B

к иизкому. Режим работы счетчика ИЕ4 можно выбрать по табл. 1.34. Последовательность смены выходных уровней при счете от 0 до 11 показана в табл. 1.35.

Счетчик K155ИЕ4 (аналог 7492) потребляет ток питання 51 мА и работает с тактовой частотой 10 МГц. Для исполнения 74LS92 ток по-

требления 15 мА, максимальная частота до 10 МГц.

Микросхема К155ИЕ5, как и предыдущие, является четырехразрядным, асинхронным счетчиком пульсаций. Его структурная схема и цоколевка показаны соответственно на рис. 1.66, а, б. Согласно рис. 1.66, а счетчик ИЕ5 имеет две части: делитель на 2 (выход Q0; тактовый вход С0) и делитель на восемь (выходы Q1—Q3; тактовый вход С1). Режим работы счетчика ИЕ5 выбирается по табл. 1.36.

Если микросхема K155ИЕ5 применяется как счетчик-делитель на 16, необходимо соединить выводы 1 и 12. При этом последовательность

Таблица 1.34. Режимы работы счетчика К155ИЕ4

Вход с	броса				
RI	R2	Q0	QI	Q2	Q3
В	В	н	н	Н	Н
H B H	B H H			Эет э	•

Таблица 1.36. Режим работы счетчика К155ИЕ5

Вход с	броса		Вь	ход	
Ri	R2	Q0	QI	Q2	Q:
В	В	Н	Н	н	н
H B	B H		C	чет »	•
Н	Н	_		*	

Таблица 1.35. Последовательность счета для К155ИЕ4

- tera p	(AIN	K 10	OFIL	. 78
_		В	ыход	
Счет	Q0	QI	Q2	Q3
0	н	н	н	н
1	В	Н	Н	H
2	Н	В	Н	H
3	В	В	Н	11
4	Н	Н	В	120
5	В	Н	В	
6	Н	Н	Н	4
7	В	н	Н	
8	Н	В	Н	B
9	В	В	Н	В
10	н	н	В	В
11	В	н	В	B
	1		!	

счета от 0 до 15 (т. е. последовательность смены логических уровней выходах Q0—Q3) будет соответствовать табл. 1.37. Другие особенност применения счетчика ИЕ5 соответствуют микросхемам ИЕ2 и ИВ Микросхема К155ИЕ5 (аналог 7493) потребляет ток питания 53 мА работает с тактовой частотой 10 МГц. Счетчик 74LS93 потребляет то 15 мА, по входу С0 максимальная частота до 10 МГц и по входу С1 до 32 МГц.

Микросхемы К155ИЕ6 и К155ИЕ7 — четырехразрядные реверсивные счетчики, аналогичные по структурс. Счетчик ИЕ6 (рис. 1.67, а) двоич-




Рис. 1.66. Счетчик ИЕ5 (а) н его цоколевка (б)






Таблица 1.37. Последовательность счета К155ИЕ5

		B	ыход		Croz	Выход				
Cuet	QЭ	Q1	Q2	Q3	Счет	Q0		Q2	Q3	
0 1 2 3 4 5 6 7	H B H B H B	H H B H H B	H H H B B B	H H H H H H H	8 9 10 11 12 13 14 15	H B H B H B	H H B H H B	H H H B B	B B B B B B	





**Рас.** 1.67. Счетчики ИЕ6, ИЕ7

но-десятичный, а счетчик ИЕ7 (рис. 1.67, б) — двоичный. Внутренн от схему счетчика К155ИЕ7 можно изучить по рис. 1.67, в. На рис. 1.67, г. показана цоколевка этих счетчиков. Импульсные тактовые входы для счета на увеличение  $C_U$  (вывод 5) и на уменьшение  $C_D$  (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов от низкого уровия к высокому на каждом из этих тактовых входов.

Для упрощения построения счетчиков с числом разрядов, превышающим четыре, обе микросхемы имеют выводы окончания счета на увелячение ( $\overline{TC}_{U}$ , вывод 12) и на уменьшение ( $\overline{TC}_{D}$ , вывод 13). От этих виводов берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логиям при последовательном соединении этих счетчиков не требустся: выво на  $\overline{TC}_U$  и  $\overline{TC}_D$  предылущей микросхемы присоединяются к выводам  $C_U$  и

 $C_{
m D}$  последующей. По входам разрешения параллельной загрузки  $\overline{
m Pl}$  и сброса R запрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

В микросхемах ИЕ6 и ИЕ7 счетчики основаны на четырех двухс: пенчатых триггерах «мастер-помощинк». Десятичный счетчик отличается от двончного (см. его схему на рис. 1.67, в) внутренией логикой, управляющей триггерами. Счетчики можно переводить в режимы сброса, на раллельной загрузки, а также снихронного счета на увеличение и уменьшение.

Если на вход С подается импульсный перепад от низкого уровия к высокому (дается команда на уменьшение -- down), от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на входе С увеличивает (up) счет на 1. Если для счета используется один из этих вкодов, на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошнбок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень, т. е. во время плоской вершины импульса.

На выходах  $\overline{TC}_U$  (окончание счета на увеличение, вывод 12) и  $\overline{TC}_D$ (окончание счета на уменьшение, вывод 13) пормальный уровень -- высокий. Если счет достиг максимума (цифра 9 для ИЕ6 и 15 для ИЕ7),  ${f c}$  приходом следующего тактового перепада на вход  ${f C}_{{f U}}$  от высокого уровня к низкому (более 9 нли более 15) на выходе  $\overline{\text{TC}}_{\text{U}}$  появится низкое напряжение. После возврата напряжения на тактовом входе Сп к высокому уровню напряжение на выходе  $\overline{TC}_{D}$  останется низким еще на время, соответствующее двойной задержке переключения логического эмемента ТТЛ.

Аналогично на выходе  $\overline{TC}_D$  появляется напряжение низкого уровия. если на вход Ср пришел счетный перепад инзкого уровня. Импульсные перепады от выходов  $\overline{TC}_U$ и  $\overline{TC}_D$  служат, таким образом, как тактовые для последующих входов С<sub>U</sub> и С<sub>D</sub> при конструнровании счетчиков божее высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 ■ ИЕ7 не полностью синхронные, поскольку на последующую микросхешу тактовый импульс передается с двойной задержкой переключения.

. Если на вход разрешения параллельной загрузки  $\overline{PE}$  (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах D0-D3 (выводы 15, 1, 10 и 9), загружается в парачик и появляется на его выходах Q0—Q3 (выводы 3, 2, 6 и 7) независнмо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки — асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровня. На всех выходах Q установится низкий уровень. Если во время (н после) операций сброса н загрузки придет тактовый перепад (от Н к В), микросхема примет

его как счетный.

Счетчики К155ИЕ6 (74192) и К155ИЕ7 (74193) потребляют ток 102 мА. Маломощиме варнанты этих микросхем с переходами Шотки имеют ток потребления 34 мА. Максимальная тактовая частота 25 МГн; время задержки распространения сигнала от входа  $C_U$  до выхода  $\overline{TC}_U$ 26 не, аналогичные задержки от входа PE до выхода Q3 составляют

40 нс. Время действия сигнала сброса (от входа R до выходов Q) 35 нс. На рис. 168 а гоказана диаграмма работы десятичного счетчика ИЕ6, где обозначены логические переходы сигналов при счете на увеличение и уменьшение. Кольцевой счет возможен в пределах 0...9, остальные шесть состояний триггерам запрешены. Кольцо счета для двончисто счетчика ИЕ7 виутренних запретов не имеет (см. рис. 1.68, 6). Составив




Рис. 1.68. Днаграммы работы счетчиков ИЕ6, ИЕ7

определенную комбинацию входиых сигиалов, по табл. 1.38 можно выбрать один из четырех режимов работы счетчика ИЕб. Счет на увеличение здесь закончится при выходном коде ВННВ (9), уменьшение - при НННН (0). Аналогичные операции со счетчиком ИЕ7 позволяет проводить табл. 1.39. Окончанию счета на увеличение здесь соответствует код ВВВВ (15), а на уменьшение - НННН (0).

Микросхема К155ИЕ8 (рис. 1.69) — программируемый счетчик с входом для переключения коэффициента, на который можно разделиты входичю тактовую частоту. Счетчик имеет комплементарные выходы Q н  $\widetilde{\mathbb{Q}}$ , а также выход переноса  $\widetilde{\mathbb{C}}_{\text{вых}}$  (после подсчета 63-го импульса). Тактовая частота подается на вход С (активный перспад - положительный). Максимальный коэффициент деления счетчика ИЕ8 — 64. Для уменьшения этого коэффиниента служат шесть входов поразрядного разрешения: Е0—Е5.

Выходную частоту можно рассчитать по уравненню:

$$f_{Bblx} = (f/64) (E5 \cdot 2^5 + E4 \cdot 2^4 + E3 \cdot 2^8 + E2 \cdot 2^8 + E1 \cdot 2^1 + E0 \cdot 2^0).$$

Таблица 1.38. Режимы счетчиков ИЕВ

	<u> _</u>			Bx	од						E	ыход		
Режим	R	č	cu	CD	D	D	i Da	D3	Q0	Q1	Q2	Ç3	τ̄c <sub>U</sub>	īc
Сброс	В	х	х	Н	x	х	х	x	Н	Н	Н	н	В	Н
	В	X	X	В	x	x	x	x	Н	Н	Н	Н	В	В
	н	Н	х	Н	Н	Н	Н	Н	н	Н	Н	Н	В	— Н
Параллельная	Н	Н	x	В	Н	Н	Н	Н	Н	Н	Н	Н	В	В
<b>загрузка</b>	Н	Н	Н	x	В	x	x	В		Q <sub>n</sub> :	= D <sub>r</sub>	,	Н	В
	Н	Н	В	x	В	x	x	В		-	= D <sub>n</sub>	-	В	В
Счет на увели- чение	Н	В	†	В	x	х	x	x	Сче	т на ке	уве	ли-	В	В
Счет на умень-	Н	В	В	†	x	x	x	x	шен Сче		уме	ш-	В	В




Рис. 1.69. Счетчик K155 ИЕ8 (a) и его цоколевка (б)

Здесь ЕО — Е5 — данные на входах разрешения, причем значение кажвого коэффициента Е, может быть 1 нли 0.

Сигнал разрешения по входу Е1 подается на вывод 11. Остановить деление можно, подав на вход S (вывод 10) напряжение высокого уровня. Активные напряжения низкого уровня, даиные по входам ЕІ я S, разрешают счет. Общий сброс с остановкой деления осуществляется высоким уровнем по входу R (вывод 13). Для последовательного соедине-

Таблица	1.39.	Режимы	счетчика	HE7
			I) as a B	

(1.7)

Таблица 1.39.		EAR	IM DI	Вх		-		1			В	ыход		
Режим	R	ē	c <sub>U</sub>			Di	D2	D3	<b>Q</b> 0	QI	Q2	<b>Q</b> 3	īc <sub>u</sub>	τc <sub>D</sub>
Сброс	B B	x x	x x	H B	x x	x x	x x	x x	H H	H H	H H	H H	B B	H B
Параллельная загрузка	H H H	Н	Н	H B x	H H B	H H B	В	H H B	H H B	H H B	H H B	H H B	B B H B	H B B
Счет на увеличение	Н	В	t	В	x	x	x	x	Сч чет		a ye	елн-	В	В
Счет на умень- шение	Н	В	В	t	x	×	x	х		ине ет н	a y	чень-	В	В

Таблица 1.40. Состояния счетчика ИЕ8

					Вх	υД						Выход	
	p FI S								104 -		Числе пул	PC08	(A63)
R	ĒΪ	š	E5	E4	<b>E</b> 3	E2	El	<b>E</b> 0	Число и пульсов входе С	CEP	Q	Q	Cuta (
B H H H H H H H	x H H H H H H H H H H H	B H H H H H H	X H H H H H B B B	х Н Н Н Н Н В Н В Н В	x H H H B H H B B B	x H H H B H H B H B	x H H B H H H B H B H B	х Н В Н Н Н Н В Н В	x 64 64 64 64 64 64 64 64 64	B B B B B B B	H H 1 2 4 8 16 32 63 40 B	B B 1 2 4 8 16 32 63 40 63	B 1 1 1 1 1 1 1

ния счетчиков ИЕ8 служит вход СЕР (наращивание). Если сигнал СЕР-Н, на выходе Q установится напряжение высокого уровия.

В табл. 1.40 даны примеры состояний счетчика ИЕ8. Первая строка эдесь показывает фазировку сигналов при сбросе (на R и S поданы на пряжения высокого уровня). Последующие восемь строк — это примеру установки разных коэффициентов деления, точнее, в данных этой таб лицы высоким уровнем последовательно опрашиваются входы разрешения Е0 — Е5. Десятая строка показывает пример получения числа выход




Рис. 1.70. Счетчик ИЕ9 (a), его цоколевка (б) и схема соединення четырех микросхем (в)

ных импульсов 40 (число входных импульсов 64), но на входах Е5 и Е3 присутствуют иапряжения высокого уровня— единицы, на остальных входах—0; подставьте эти даиные в ф-лу (1.7).

Микросхема К155ИЕ9 (рис. 1.70) — декадный двончно-десятичный счетчик. Он запускается положительным перепадом тактового импульса и имеет синхронную загрузку (предварительную установку каждого тригтера). Несколько счетчиков ИЕ9 образуют синхронный миогодекадный счетчик. Сброс всех триггеров асинхронный по общему входу сброса  $\overline{R}$ .

Принципиальная схема высокоскоростного синхронного счетчика отличается внутренней логикой ускоренного переноса и тем, что все тригсеры получают перепад тактового импульса одновременно. Изменения выходных состояний триггеров совпадают по времсия, поэтому в выходных импульсиых последовательностях нет пиковых помех (клыков). Запускающий тактовый фроит импульса— положительный, причем для, варианта этой микросхемы с переходами Шотки буферный элемент тактового входа имеет порог Шмитта с гистерезисом 7400 мВ (см. рис. 1.32, б), что уменьшает чувствительность к импульсным помехам, а также обеспечивает устойчивое переключение триггеров при медленно нарастающем перепаде тактового импульса.

Счетчик ИЕ9 — полностью программируемый, поскольку на каждом из его выходов можио установить требуемый логический уровень. Такая предварительная установка пронсходит синхронио с перепадом таклового импульса и не зависит от того, какой уровень присутствует на входах разрешения счета СЕР и СЕТ. Напряжение низкого уровня, поступившее на вход параллельной загрузки РЕ, останавливает счет и разрешает подготовленным на входах D0—D3 данным загрузиться в счетчик в момент прихода следующего перепада тактового импульса (от

уровня Н к В). Сброс у счетчика ИЕ9 — асинхронный. Если на общий вход сброса  $\overline{R}$  поступило напряжение низкого уровия, на выходах вссх четырех тригсеров устанавливаются инэкие уровии независимо от сигналов на входах С,  $\overline{PE}$ , СЕТ и СЕР. Внутренняя схема ускоренного переноса необходима для синхронизации многодекадной цепи счетчиков ИЕ9. Специально для синхронного каскаднрования мнкросхема имеет два входа разрешения: СЕР (параллельный) и СЕТ (вспомогательный, с условным названием «трюковый»), а также выход ТС (окончание счета).

Счетчик считает тактовые импульсы, если на обонх его входах СЕР и СЕТ напряжение высокого уровня. Вход СЕТ последующего счетчика получает разрешение счета в виде напряжения высокого уровия от выхода ТС предыдущего счетчика. Длительность высоких уровией на выходе ТС примерно соответствует длительности высокого уровня на выходе ОО предыдущего счетчика.

На рис. 1.70, в показана схема соединения четырех микросхем ИЕ9 в быстрый синхронный 16-разрядный счетчик.

Для счетчиков ИЕ9 не допускаются перепады от высокого уровня к низкому на входах СЕР и СЕТ, если на тактовом входе присутствует напряжение низкого уровия. Нельзя подавать положительный перепад на вход РЕ, если на тактовом входе присутствует напряжение низкого уровия, а на входах СЕР и СЕТ — высокого (во время перепада или перед ним). Сигналы на входах СЕР и СЕТ можно изменять, если на тактовом входе С присутствует напряжение низкого уровия. Когда на входе РЕ появляется высокий уровень, а входы СЕ не активны (т. е. не используем СЕР и СЕТ и на них остается низкий уровень), то вместе с

последующим положительным перспадом тактового импульса на выходах Q0—Q3 появится код от входов D0—D3.

Запуская напряженнями высокого уровня входы СЕТ и СЕР во время низкоуровневой части тактового периода, получим на выходах наложение кодов загрузки и внутрениего счета. Если во время низкоуровневой части периода тактовой последовательности на входы СЕТ, СЕР и РЕ поданы положительные перепады, нарастающие от низкого уровня к высокому, тактовый перепад изменит код на выходах Q0—Q3 на последующий.

При входных сигналах высокого уровня счетчик К155ИЕ9 (74160) потребляет ток питания 94 мА, К555ИЕ9 (74 LS160A) 32 мА; если все выходные сигналы имеют низкий уровень, то 101 и 32 мА соответственно. Максимальная частота счета 25 МГц. Время распространения сигнала от входа С до выхода ТС («Счет закончен») составляет 35 и 27 ис. а время сброса (от входа  $\overline{R}$  до выходов Q) 38 и 28 ис для обычного исполнения и варианта Шотки.

Режим работы счетчика ИЕ9 можно выбрать согласно табл. 1.41. На выходе ТС появится напряжение высокого уровия, если выходной код счетчика ВННВ (т. с. 9), а на входе СЕТ напряжение высокого уровия.

Таблица 1.41. Режимы работы счетчика ИЕ9

	<u> </u>		Выход					
Режич	Ŕ	С	CEP	СЕТ	PE	D <sub>n</sub>	Qn	TC
Сброс Параллельная загрузка Счет Храненне	H B B B B	x t t t x x	х х х в н х	X X X B	Х Н Н В В	X H B X	H H B Cuet Gn	H H B B

Микросхема К555ИЕ10 — двончиый счетчик по структуре аналогнчен ИЕ9 (запускается положительным перепадом, имеет синхроиную зались — предустановку). Внутренняя схема счетчика ИЕ10 (вариант Шотки) показана на рис. 1.71, а, его цоколевка на рис. 1.71, б. Режим работы этого счетчика можно выбрать по табл. 1.41. Однако сигнал окончания счета ТС появится, когда на выходах Q все уровин окажутся высокими (код ВВВВ, т. е. 15). Для построения синхронных многокастадных счетчиков ИЕ10 можно использовать схемой на рис. 1.70, в. Счетчик К555ИЕ10 потребляет от источника питания ток 32 мА. Максимальная тактовая частота счета 25 МГц.

Микросхема К555ИЕ18 (74163) — четырехразрядный, двоичный, синхронный счетчик. Он отличается от счетчика ИЕ10 синхронным входом сброса данных. Цоколевка его показана на рис. 1.71, б. Назначение выводов и их функция, кроме вывода  $\overline{SR}$  (вывод 1), такие же, как и у микросхемы ИЕ10. Перед синхронным сбросом согласно табл. 1.42 на вход  $\overline{SR}$  подается напряжение низкого уровня. С этого момсита другие входы управления перестают принимать сигиал. Вход  $\overline{SR}$  активный, он сбра-




Рис. 1.71. Счетчик ИЕ10 (а) и его цоколевка (б)

сывает данные только во время положительного перепада тактового импульса. Низкое папряжение на входе SR должно быть полностью зафиксировано до прихода положительного перепада сигнала на вход С. Счетчик в обычном варнанте потребляет ток питания 101 мА (для 74163), в варнанте LS (К555ИЕ18) 32 мА.


Микросхема К531ИЕ14 (рис. 1.72) — декадный асинхронный счетчик пульсаций. Он состонт из делителя на 2 (первый триггер, выход Q0, вывод S) и делителя на S (выходы S). Оба делителя имеют отдельные тактовые входы: C0 (вывод S) и C1 (вывод S). Нагрузочная способность выхода C1 повышена, так как к нему дополнительно присоедиияют вход C1

Состояния счетчика меняются по отрицательному перепаду тактового

Таблица 1.42. Состояния счетчика К555ИЕ18

	<b> </b>	Выход						
Режим работы	SR	С	СЕР	CET	PE	D <sub>n</sub>	Q <sub>n</sub>	TC
Сброс Параллельная загрузка Счет Хранение	Н В В В	† † † † x x	X X X B H	X X X B X	X H H B B	X H B X X	H H B Cчет q <sub>n</sub>	H H B B B

импульса. Из-за внутренних задержек переключения триггеров состояния выходов не могут устанавливаться строго одновременно. Как и для других асинхронных счетчиков, подключаемый в выходам дешифратор должен иметь разрешение по выходу, чтобы не передавать в шину данных ложные коды, которые могут возникнуть при смене внутрениего кода.



Рнс. 1.72. Счетчик ИЕ14 (а) и его цоколевка (б)

Режим работы счетчика можно выбрать по табл. 1.43. От этого десятичного счетчика можно получить две последовательности счета. Двончяю-десятичную выходную последовательность можно получить, если полять тактовые импульсы на вход  $\overline{C0}$  и соединить выводы 5 и 6 (т. е. выжед  $\overline{Q0}$  и вход  $\overline{C1}$ ). Если необходимо лоделить входную частоту в

Таблица 1.43(а). Выбор режимов счетчика К531 ИЕ14

		Выход			
Режим работы	R	PE	С	D <sub>n</sub>	Q <sub>n</sub>
Сброс Параллельная зэгрузка Счет	H B B	x H H B	x x x x	x H B	H H B Cuer

Таблица 1.43(б). Последовательность счета для К531ИЕ14

	<b>Звончно</b>	десяти	ная		Симетрия						
Число	Q3	Q2	Ql	Q)	Чнсло	<b>Q</b> 0	Q١	Q2	QI		
0 1 2 3 4 5 6 7 8 9	H H H H H H B B	H H H B B B H H	Н В В Н В В Н	H B H B H B H B	0 1 2 3 4 5 6 7 8	H H H H B B B B	H H H B H H H	Н В В Н Н В В	H B H B H B H		

10 раз и получить при этом симметричный выходной меандр, т.е. считать двумя пятерками (режим bi-quinary, см. рис. 1.64, a), следует подать импульсы с частотой f на вход  $\overline{C1}$ , а от выхода Q3 снять тактовый сигнал для входа  $\overline{C0}$ . На выходе Q0 получим прямоугольные импульсы с частотой f/10 и скважностью 1:2. При счете двумя пятерками максимальная скорость счета снижается из-за задержек в логической части делителя на 5.

Вход сброса счетчика ИЕ14 имеет низкий активный уровень. Сигналом  $\overline{R}=H$  запрещается работа всем входам счетчика, а на всех выходах появляется напряжение инзкого уровия. Сброс здесь асинхронный. Когда на вход разрешения параллельной загрузки  $\overline{PE}$  подано напряжение низкого уровия, действие тактовых входов запрещается. Данные, присутствующие на входах D0-Q3, загружаются параллельно в триггеры счетчика.

Счетчик ИЕ14 удобно использовать как фиксирующую, отображающую код (по-другому, четырехбитовый байт) защелку. Если коды на входах D0—D3 постоянно меняются, то выборки из этой последовательности цифровых слов будут отображаться на выходах, когда на вход PE дается напряжение низкого уровня. Счетчик К531ИЕ14 имеет ток потребления 88 м.А. максимальная тактовая частота его достигает 80 МГц по входу  $\overline{CO}$  и 40 МГц по входу  $\overline{CI}$ . Наибольшее время задерж-




Рис. 1.73. Счетчики ИЕ16 и ИЕ17

кн распространения сигнала от входа  $\overline{C1}$  до выхода Q2 25 ис, от входов D до выхода Q 20 ис, время сброса (от входа  $\overline{R}$  до выхода Q) 15 ис.

Микросхемы K531ИЕ16 и K531ИЕ17— снихронные, реверсивные счетчики. Счетчик ИЕ16— декадный, двоично-десятичный (формат кода 8-4-2-1), счетчик ИЕ17— четырехразрядный, двоичный. На рис. 1.73, а показана принципиалыная схема двоичного счетчика ИЕ17. Счетчик ИЕ16 имеет другую логику управления и ускоренного переноса. Цоколевки и назначение выводов у этих счетчиков одинаковые (рис. 1.73, б). Поскольку эти счетчико К155ИЕ6 и К155ИЕ7 (рис. 1.67).

Тактовый вход у счетчиков ИЕ16 и ИЕ17 работает по положительному перепаду импульса. На вход параллельного разрешения РЕ (активный уровень — инэкий) подается команда нараллельной записи данных, подготовленных на входах D0—Q1. Как и у других синхронных счетчиков, имеются два входа каскадирования: СЕР — параллельное разрешение счета и СЕТ — трюковый вход разрешения счета. Для этих входов активные уровни — инэкие.

Для переключення направления счетчика служит вход команды U/D (Больше/Меньше). Счет возрастает, пока на вход U/D дается напряжение высокого уровия. Если командой U/D является напряжение инзкого уровия, то содержимое счетчика будет уменьшаться. После окончания счета на выходе ТС появится напряжение низкого активного уровия.

Все состояния на выходах Q0—Q3 счетчиков ИЕ16 и ИЕ17 сменяются строго в соответствии с положительным перепадом тактового импульса. Триггеры переключаются одновременно, поэтому выходные импульсные перепады совпадут. Предварительная установка байта происходит исзависимо от логических уровней, присутствующих на входах разрешения счета. Если на вход разрешения параллельной загрузки РЕдать напряжение низкого уровня, счет запрещается. По следующему положительному тактовому перепаду в счетчик поступят данные от входов D0—D3. Схема соединения счетчиков ИЕ16 и ИЕ17 показана на рис. 1.74.

У счетчика DD1 входы разрешения CEP и CET принимают низкие уровни (заземлены). Для разрешения работы счетчику DD2 по его входу CEP используются иапряжение низкого уровия от выходного импульса




Рис. 1.74. Схема соединения счетчиков ИЕ16 и ИЕ17

«Счет окончен» на выводе ТС. Схемы присоединения последующих каскадов — аналогичные. Режимы работы счетчиков ИЕ16 и ИЕ17 можно установить, пользуясь табл. 1.44. В колошке данных ТС сноской\*) обозначено состояние: уровень на выходе ТС окажется инзким, если на входе СЕТ присутствует напряжение низкого уровия, а счет закоичен,

Таблица 1.44. Состояния счетчиков К531ИЕ16 и К531ИЕ17

			Bx	ОД			Выход	
Режим	С	บ/ชี	CEP	CET	PE	Dn	Qn	īc
Параллельная загрузка Счет на увели- чение Счет на умень- шение Хранение	† † † † †	X X B H X	х х н в	х х н и	H H B B	H B X X	Н В Увеличение Уменьшение Qn Qn	1* 1* 1* 1* B

Счетчик ИЕ16 заканчивает счет на увеличение, когда на выходах накапливается код ВННВ (т. е. цифровой эквивалент 9). Для счетчика ИЕ17 максимальный выходиой код ВВВВ (15). Счет на уменьшение происходит до минимального кода НННН (т. е. до нуля).

#### 1.15. РЕГИСТРЫ ТТЛ

Регистр — это линейка из иескольких триггеров, в которой в отличие от счетчиков-делителей нет внутрениих запрещающих обратных связей. Регистры применяются для накопления и сдвига данных. Регистры, снабженные внешними перемычками, можно использовать как делители частоты.

В простейшем регистре триггеры соединены последовательно: выходы Q и  $\overline{Q}$  предыдущего триггера передают бит данных на входы R и S последующего. Все тактовые входы C триггеров соединены параллельно. При таком включении единица, записанияя в виде наприжений инзкого и высокого уровней по входам R и S первого триггера, после подачи одного тактового импульса перейдет во второй триггер, затем во время следующего тактового импульса она попадет в третий триггер и так проследует далее, до конца регистра.

Аналогично продвигается по регистру многоразрядное слово: оно поразрядно вводится на входы R и S первого триггера. Простейшни регистр имеет один вход и один выход — последовательные. Вход управления также единственный — тактовый. Если но входу каждого триггера добавить разрешающую логику, можно получить дополнительные, так называемые параллельные входы одновременной загрузки байта в регистр. Здесь, как правило, используются дополнительные защелки, где фиксируются данные, поступившие на входы после прихода тактового кмуульса. В такую схему добавляется вход разрешения записн.

Можно предусмотреть также логическую схему параллельного ото-

бражения на выходах состояния каждого триггера. Тогда после заполнения регистра от последовательного или паравлельных входов, по команде разрешения выхода накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах. Для удобства поочередной выдачи данных от таких регистров — буферных накопителей в шину данных обрабатывающего устройства — процессора — параллельные выходы регистров снабжаются выходными буферными усинителями, имеющими третье, разомкнутое Z-состояние. По многопроводной шине данных процессор получит цифровое слово — байт от выходов того регистра, которому дана команда разрешения выдачи.

Регистры, как реверсивные счетчнки, могут быть двунаправленными: загруженное слово можно сдвигать по линейке триггеров как вправо, так и влево. Для включення режимов сдвига влево или вправо служит

специальный вход комаиды.

Существуют многорежимные регистры. Их входные и выходные линии данных объединены и образуют так называемый порт данных. Это означает, что от шины данных процессора приходит один провод (а не два), который по команде служит или входным или выходным. Число сигнальных входов и выходов микросхемы за счет портовой организации можно уменьшить в 2 раза (см. также устройство ДНШУ на рис. 1.17).

Однотипиые регистры могут различаться функциями отдельных входов: синхронным или аснихронным сбросом, инверсными или прямыми входами, наличием выводов наращивания. Существуют специализиреванные регистровые микросхемы среднего уровня витеграции, например регистры последовательного приближения для построения АЦП В табл. 1.45 представлена номенклатура регистровых микросхем, рассматриваемых в этом параграфе. Данные регистра К555ИР26 см. в § 1.19.

Микросхема К155ИР1 (рис. 1.75) — четырехразрядный, сдвиговый регистр. Он имеет последовательный вход данных S1 (вывод 1), четыре параллельных входа D0—D3 (выводы 2—5), а также четыре выхода Q0—Q3 (выводы 13—10) от каждого из триггеров (рис. 1.75, а). Регистр имеет два тактовых входа С1 и С2. От любого из пяти входов данных код поступит на выходы синхронно с отрицательным перепадом, поданным на выбранный тактовый вход.

Вход разрешення парадлельной загрузки  $\overline{PE}$  служит для выбора режима работы регистра. Если на вход  $\overline{PE}$  дается напряжение высомого уровня, разрешается работа тактовому входу  $\overline{C2}$ . В момент прихода на этот вход отрицательного перспада тактового импульса в регистр загружаются данные от нараллельных входов D0—D3.

Если на вход  $\overline{PE}$  подано напряжение инзкого уровия, разрешается работа тактовому входу  $\overline{C1}$ . Отрицательные фронты последовательности тактовых импульсов сдвигают данные от последовательного входа SI на выход Q0, затем на Q1, Q2 и Q3, т. е. вправо. Сдвиг данных по регистру влево получится, если соедниить выход Q3 и вход D2, Q2 и D1, Q1 и D0. Регистр надо перевести в парадлельный режим, подав на вход  $\overline{PE}$  напряжение высокого уровия. Напряжение на входе  $\overline{PE}$  можно менять только, если на обоих тактовых входах уровин инзкие. Однако если на входе  $\overline{C1}$  напряжение низкого уровия, перемена сигнала на входе  $\overline{PE}$  от низкого уровия к высокому не меняет состояния выходов.

Обычный вариант микросхемы К155ИРІ имест ток потребления 63 мА, с переходами Шотки 21 мА. Максимальная тактовая частота 25 МГц. Возможные режимы работы регистра ИР1 следует выбирать

по табл. 1.46.

Таблица 1.45. Регистры ТТЛ

	Обозна-								Номер
Серня	<b>че</b> ние	ı	8	9	11	12	13	15	16
K 155 K M 155 K 555 K M 555 K 531	ИР	++	+	++	<b>+</b> + +	+_	+	+++	+
74	-	95	164	165	194	195	198	173	295

- Аналог DM2504.
- •• Аналоги из серии AM25S. ••• См. §1.19, рис. 1.124.




Рис. 1.75. Регистр K155ИР1 (a) и его цоколевка (б)

инкрос	хемы									
17	18	19	20	22	23	24	25	26***	27	2
+							K533			
				+	†			+	+	+
	+	+	+	+_ ,	+	+				
	07**	08**	09**	373	374	<b>29</b> 9	395	670	377	32

Таблица 1.46. Состояния регистра К155ИР1

		Вх	од						В	<b>ДОХ</b>	
			ė	Γ	Іаралл	ельны	3				
ΡĒ	<u>c</u> Σ	cī	Последо ватель- ный SI	D0	DI	D2	D3	Q0	Qı	Q2	<b>Q</b> 3
В	В	x	х	х	x	x	x	Q <sub>Ao</sub>	$Q_{BO}$	Q <sub>Co</sub>	$Q_{Do}$
В	Į.	x	x	а	b	c	d	a	b	С	d
В	ļ	x	x	$Q_{B}$	$Q_{\mathbf{C}}$	$Q_D$	d	Q <sub>Bn</sub>	$Q_{Cn}$	$Q_{Dn}$	d
H	Н	В	x	×	x	X	x	Q <sub>Ao</sub>	$Q_{Bo}$	$Q_{Co}$	$Q_{Do}$
H	x	Į.	В	x	x	x	x	В	$Q_{An}$	$Q_{Bn}$	Q <sub>Cn</sub>
Н	x	1	н	x	x	x	x	Н	Q <sub>An</sub>	$Q_{Bn}$	$Q_{Cn}$
t	Н	Н	х	x	x	x	x	Q <sub>Ao</sub>	$Q_{Bo}$	$Q_{Co}$	$Q_{Do}$
ļ	Н	Н	x	x	x	x	х	$Q_{Ao}$	$Q_{Bo}$	$Q_{C_0}$	$Q_{Do}$
<b>+</b>	H	В	х	X	x	x	x	Q <sub>Ao</sub>	$Q_{Bo}$	$Q_{Co}$	$Q_{Do}$
t	В	Н	х	х	x	x	x	Q <sub>Ao</sub>	$Q_{Bo}$	$Q_{C_0}$	$Q_{Do}$
t	В	В	x	x	X	x	x	Q <sub>Ao</sub>	$Q_{Bo}$	$Q_{Co}$	$Q_{Do}$
_			<u> </u>					<u> </u>		<u> </u>	<u> </u>

Микросхема Қ555ИР11 (рис. 1.76) — универсальный четырехразрядиый сдвиговый регистр, с помощью которого можно строго синхронио сдвигать цифровое слово вправо и влево. Таким образом, регистры с обозначением ИР11 — двунаправленные. Время переходных процессов при сдвиге данных не превышает 20 нс для обычного исполнения и варианта К555, т. е. LS; для варианта S это время синжается до 12 нс. Регистр К555ИРП может выполнять целый ряд функций, поскольку снабжен несколькими входами выбора режимов: S0, S1, DSR, DSL (рис. 1.76, а). Если на входы выбора S0 и S1 поданы напряжения низкого уровня, код регистра сохраняется, задерживается. При напряже-




Рис. 1.76. Регистр ИРП (a) и его цоколевка (б)

ниях высокого уровня на этих входах данные от параллельных входов D0—D3 будут загружены в регистр и появятся поэтому на выходах Q0—Q3 в момент последующего положительного перепада тактового импульса.

При напряжении низкого уровня на входе S1 и высокого на S0, код поступающий на вход последовательных данных DSR, сдвигается по регистру вправо (от Q0 к Q3). При обратном соотношении уровней на

входах S1 и S0 код принимается последовательным входом DSL и затем при каждом положительном перепаде тактовых импульсов сдвигается влево. т. е. от Q3 к Q0.

Поскольку режимы хранения, загрузки и сдвига синхронные, следует фиксировать момент вводных команд управления режимами. Если на вход  $\overline{R}$  подается напряжение низкого уровия, происходит сброс данных и на выходах QO—Q3 появляются напряжения низкого уровия.

Ток потребления регистра К531ИР11 равен 135 мА, К555ЙР11 23 мА. Регистр К155ИР11 потребляет ток 63 мА, его тактовая частота равна 25 МГц. Регистр К531ИР11 может работать с тактовой частотой до 70 МГц. Режимы работы регистров ИР11 представлены в табл. 1.47.

Таблица 1.47. Состояния регистра К531 ИР11

	<u> </u>			I	Зход			}	Вы	ход	
Режим работы	С	R	Sı	Sø	DSR	DSL	D <sub>n</sub>	Q0	Qi	Q2	Q:
Сброс	x	н	x .	x	x	x	×	Н	Н	Н	Н
Хранение	l x	В	н	н	l x	х	l x	qo	$q_1$	$q_2$	4
Сдвиг влево	t	В	В	H	x	11	x	0,	q <sub>2</sub>	q <sub>8</sub>	Н
	Ιį	В	В	H	x	х	x	qı	$q_2$	$q_3$	В
Сдвиг вправо	Ι÷	В	н	В	н	х	x	н	qo	q <sub>1</sub>	Q:
•	1	В	[н	В	В	х	х	( B	$q_0$	$q_1$	q
Пар <b>ал</b> лельная загрузка	İ	В	В	В	х	x	d <sub>n</sub>	do	ď	ď2	ď

Микросхема Қ531ИР12 (рис. 1.77) — регистр для скоростных операций: савига, счета, накопления, взаимного параллельно-последовательного преобразования цифровых слов. С помощью входа  $\overline{PE}$  можно загружать параллельные данные, а также сдвигать их вправо. Если на входе  $\overline{PE}$  присутствует напряжение высокого уровия, через входы первого триггера J и  $\overline{K}$  (выводы 2 и 3, рис. 1.77, a) в регистр вводятся последовательные данные. Вход J имеет высокий активный уровень, вход  $\overline{K}$  — инзкий, если эти входы соединить, получим простой D-вход. Данные сдвигаются в направлении от Q0 к Q1, Q2, а затем к Q3 согласно каждому положительному перепалу на тактовом входе C (вывод 10).

Если на входе  $\overline{PE}$  присутствует напряжение низкого (активного) уровня, все четыре триггера запускаются одним тактовым перепадом (от инзкого уровня к высокому). Тогда данные от параллельных входов D0—D3 передаются на соответствующие выходы Q0—Q3. Сдвиг данных влево получается в схеме, где каждый выход  $Q_n$  соединен внешней перемычкой со входом  $D_{n-1}$ . Напряжение на входе  $\overline{PE}$  надо зафиксировать на низком уровне.

Из-за того, что все операции в регистре ИР12 строго сиихронны и запускается он фронтом импульса, логические уровни на входах J,  $\overline{K}$ ,  $D_n$ ,  $\overline{PE}$  можно без ограничений менять, пока не пришел фронт запуска. Низким уровнем на входе  $\overline{R}$  все выходные сигналы устанавливаются на инзкий уровень.

Напряжение инзкого уровня на входе  $\overline{R}$  означает запрет прохождения тактового импульса С. Для правильного сброса данных надо выбрать




Рис. 1.77. Регистр К531ИР12 (а) и его цоколевка (б)

момент, когда на входе С присутствует напряжение инзкого уровня. Необходимый режим работы регистра ИР12 можно выбрать по табл. 1.48. Регистр 74195 потребляет ток 63 мА (максимальная частота 30 МГц), К531ИР12 109 мА (частота более 70 МГц) и 741.S195 21 мА (30 МГц). Микросхема К155ИР13 (рнс. 1.78) — уннверсальный, восьмиразрядный, снихронный регистр сдвига. Каждая операция продолжается в ре-

Таблица 1.48. Состояния регистра К531 ИР12

			В	ход				Выход		
Режим работы	Ŕ	С	PE	JΚ	Dn	Q0	QI	Q2	Q3	Q3
Асиихронный сброс	н	x	x	x x	х	Н	Н	Н	Н	В
Сдвиг и установка по первому каскаду	В	t	В	вв	х	В	$\mathbf{q_0}$	q <sub>t</sub>	$\mathbf{q_2}$	<b>q</b> <sub>2</sub>
Сдвиг и сброс по первому каскаду	В	t	В	нн	х	н	$\mathbf{q_0}$	${\bf q_i}$	$\mathbf{q_2}$	$\overline{q}_2$
каскаду Сдвиг и переключение первого каскада	В	t	В	вн	x	- q <sub>0</sub>	$q_0$	$\mathbf{q_i}$	$\mathbf{q_2}$	$\overline{q}_2$
Сдвиг и хранение в пер- вом каскаде	В	t	В	нв	x	qo	$\mathbf{q_0}$	qi	$\mathbf{q_2}$	$\overline{q}_2$
Параллельная загрузка	В	t	н	хх	d <sub>n</sub>	ďo	d <sub>1</sub>	d <sub>2</sub>	d <sub>3</sub>	$\overline{d}_3$

гистре не более 20 ис, поэтому он пригоден для обслуживания скоростных процессоров и ЗУ как буферный накопитель байта. Синхронную работу регистру обеспечивают специальные входы выбора режима S0 и S1, В табл. 1.49 указаны сочетания уровней на этих входах, позволяющие переводить регистр в режимы: хранения (на входах S0 и S1 напряжения




Рис. 1.78. Регистр K155ИР13 (a) и его цоколевка (б)

Таблица 1.49. Состояния регистра К155ИР13

				Вход			- 1		Выход	
Режим работы	С	R	SI	<b>S</b> 2	DSR	DSL	D <sub>n</sub>	Q0	Qı—Q6	Q1
Сброс Хранение Сдвиг влево Сдвиг вправо Параллельная	X † † † † †	H B B B B	X H B H H	Х Н Н Н В В	X X X X H B	X X H B X X	x x x x x x	H q <sub>0</sub> q <sub>1</sub> q <sub>1</sub> H B d <sub>0</sub>	$\begin{array}{c} \text{HH} \\ \text{q}_1\text{q}_6 \\ \text{q}_2\text{q}_7 \\ \text{q}_2\text{q}_7 \\ \text{q}_0\text{q}_5 \\ \text{q}_0\text{q}_6 \\ \text{d}_1\text{d}_6 \end{array}$	H Uv H B Qe Qe

низкого уровия), параллельной загрузки (на этих входах напряжения высокого уровия), сдвига влево (S1-в, S0-н) и сдвига вправо (S1-в, S0-в).

Кроме однотипных параллельных входов D0—D7, первый и последний разряды регистра имеют дополнительные D-входы: DSR — для сдви- га вправо и DSL — для слвига влево. Состоянием входов S0 и S1 определяется также прием тактового перепада от входа С. На входы S0 и S1 перепад от высокого уровня к низкому можно подавать, когда на

входе С присутствует напряжение высокого уровия. При параллельной загрузке (S1-в, S0-в) слово, подготовленное на входах D0-D7, появится на выходах Q0-Q7 после прихода последующего положительного перепада тактового импульса.

Сброс у регистра К155ИР13 — асинхронный; при подаче на вход R активного напряжения низкого уровия на выходах Q0-Q7 фиксируются низкие уровни. Регистр потребляет ток 116 мА, тактовая частота

его может превышать 25 МГи.

Микросхема К155ИР15 (рис. 1,79) — четырехразрядный регистр. Он нмеет выходы с третым, Z-состоянием, а его входы снабжены логическими элементами разрешения записи. Используется регистр как четырехразрядный источник кода, способный обслуживать непосредственио ши-




Рис. 1.79. Регистр ИР15 (а) и его цоколевка (б)

Таблица 1.50. Состояния регистра ИР15

			Bx	од		å
Режим	R	С	PEI	PE2	Dn	Buxon Qu
Сброс	В	x	x	x	х	Н
Параллельная вагрузка	H H	t	H	н н	li B	H B
Хранение (без взменения)	H H	x x	В	X B	x x	q <sub>n</sub> q <sub>n</sub>

Таблица 1.51. Режимы выходов с тремя состояниями регистра ИР15

		Вход		Выход
Режим	Ŋυ	120	<u>E07</u>	<b>Q</b> 0—Q3
Считы- вание Запрет	H B x	H H B	H H x B	H B Z Z

ну данных в системе. Для выбора режимов работы: сброс, хранение и загрузка в регистр следует пользоваться табл. 1.50 Перевести выходы в Z-состояние можно с помощью команды, выбранной по табл. 1.51.

Разрешение на прием параллельных данных от входов D0-D3 дается по входам управления РЕ1 и РЕ2. Загрузка произойдет синхронно с положительным перепадом тактового импульса, если на обоих входах присутствуют напряжения низкого уровия. Если на одном из этих входов напряжение высокого уровия, после прихода положительного тактового перепада в регистре должны остаться прежине данные. Напряжеиня на входа PEI, PE2, D0-D3 ко времени прихода положительного перепада тактового импульса должны быть зафиксированы.

Вход сброса R имеет высокий активный уровень. Выходные буфервые инверторы Q0-Q3 управляются от входов разрешения E01 и E02. Если на эти входы подано напряжение активного низкого уровия, данные, содержащиеся в регистре, отображаются на выходах Q0-Q3. Присутствие хотя бы одного напряжения высокого уровия на входах разрешения Е01 и Е02 вызывает Z-состояние (размыкание) для выходных линий Q0-Q3. При этом данные из регистра в шину данных систем не проходят, выходы регистра не влияют на работу других аналогичных выходов, присоединенных к проводинкам шины.

На работу входов сброса R и тактового С смена уровней на вкодах разрешения влияния не оказывает. В режиме запрета (табл. 1.51) выходное сопротивление каждого выхода очень большое. Регистр К155ИР15 потребляет ток 72 мА и имеет тактовую частоту до 25 МГц; вариант 74LS173 потребляет ток 30 мA, его тактовая частота 30 МГц.

Микросхема Қ555ИР16 (рис. 1.80) — четырехразрядный сдвиговый регистр с третьим состоянием выходов. Режимы загрузки и сдвига переключаются с помощью входа параллельного разрешения РЕ. Если на входе PE присутствует напряжение высокого уровня, данные загружаются в регистр от параллельных входов D0-D3 синхронно с отрицательными перепадом на тактовом входе С. Напряжение низкого уровня на входе PE вызывает загрузку данных от последовательного




Рис. 1.80. Регистр K555ИP16 (a) н его цоколевка (б)

входа SI. Цифровое слово сдвигается вправо от Q0 к Q1 далее к Q2 и Q3 синхроино с каждым отрицательным перепадом на тактовом входе  $\overline{C}$ . Состояния регистра ИР16 отображены в табл. 1.52.

Таблица 1.52. Состояния регистра К555ИР16

			Вход			Вы	ход	
Режны работы	ī	PE	Последова- тельный S1	Параллель- ный D <sub>n</sub>	<b>Q</b> 0	QI	Q2	Q3
Параллельная загру <b>зка</b> Сдвиг вправо	+ +	н н в	Н В Х Х	X X H B	H B H B	90 Чо Н В	q <sub>1</sub> q <sub>1</sub> H B	q <sub>2</sub> q <sub>2</sub> Н В

Выходные буферные элементы регистра имеют повышенную нагрузочную способность, что позволяет обслужнвать сильно нагруженные шины данных в вычислительном устройстве. Перейти к третьему Z-состоянию выходов можно с помощью данных табл. 1.53. Выходы Q0— Q3 размыкаются, если на вывод разрешения выходам E0 подается напряжение низкого уровня. Ток потребления микросхемы K555ИР16 29 мА, максимальная частота 30 МГц. Выходной ток короткого замыкания буферного каскада составляет 30... 100 мА.

Таблица 1.53. Режимы выходов регистра К555ИР16


		Выход	
Режим выхода	<b>E</b> 9	D <sub>n</sub> (ре- гнстр)	Q0—Q3
Считыва- ине Разомкиут	B B H	H B	H B Z

Микросхема К155ИР17 (рис. 1.81) — регистр последовательных приближений. Он предназначен для построения 12-разрядных АЦП, работающих по методу последовательных приближений. Регистр применяется вместе с 12-разрядной микросхемой ЦАП и интегральным компаратором.

Суть метода последовательных приближений соответствует процедуре взвешивания предмета (в данном случае «предмет» — это зафик-

сированный на время намерения уровень сигнала) с помощью набора гирь. При этом набор «разновесов» подобран по двоичной системе: 1/2 от предельной массы, на которую рассчитаны весы, 1/4, 1/8,... В случае применения регистра К155ИР17 потребуется набор градаций вплоть до младшей: 1/2<sup>12</sup>=1/4096. Предельную для весов массу назовем шкалой преобразования.

Если на весы установлен предмет, проверяем его массу наибольшей гирей (1/2 шкалы весов). Если она перевешивает, этот старший разряд придется с весов сиять (записать в память 0). Если предмет перевешивает, гирю на чашке оставляем (оставляем в памяти 1). Далес



цоколевка ero 3 <u>e</u> последовательных приближений К155ИР17 198 1.81. Регистр 28

добавляем гирю 1/4 шкалы. После анализа «больше—меньше» (в элем, ронной схеме это делает компаратор, т.е. сравниватель) либо запа.

сываем 1 (гирю оставляем), либо 0 (гирю синмаем).

Чтобы проанализировать массу предмета с точностью младшей градации 1/4096, потребуется сделать 12 таких операций последовательного приближения. Отметим, что ошибка работы самих весов (это эквивалент точности микросхемы-компаратора) должиа быть существенно меньшей, чем младшая градация. Как результат 12 тактовых импульсов взвешивания на чашке весов должен накопиться 12-разрядный код (часть гирь на чашке — это единицы кода, часть рядом с весами — это нули).

Преобразование электрического сигнала  $U_c$  можно пояснить примером. Предположим оказалась достаточной для работы разрешающая способность преобразователя 4 бита, а напряжение шкалы выбрано  $U_{\text{шк}} = 16$  В. Тогда старший значащий разряд (C3P) будет весить  $U_{\text{C3P}} = 1/2$   $U_{\text{шк}} = 8$  В, второй 1/4  $U_{\text{шк}} = 4$  В, третий 1/8  $U_{\text{шк}} = 2$  В. Четвертый, младший значащий разряд (М3P) составляет 1/16  $U_{\text{шк}} = 1$  В. Если на выходе АЦП появился код 1101, это значит, что

измерено входное напряжение 8+4+0+1=13 В.

Для измерительных приборов строят АЦП последовательного приближения с разрешающей способностью 22 бита 1/(5·10<sup>6</sup>). Как пример, укажем, что для перевода в цифровую форму звуковых сигиалов требуются 16-разрядные АЦП, а для телевизионных видеосигналов достаточны 8-битовые, ио сверхскоростиые. Для систем управления используются 10—14-разрядные АЦП.

С помощью регистра последовательных приближений (РП11) К155ИР17 реализуются режимы: полного цикла преобразования, короткого цикла для малоразрядных АЦП, непрерывного преобразования, одиоразового преобразования (так называемое старт-стопиое). Варианты кодирования могут быть различными, а для расширения логических функций можио работать как с напряжением высокого, так и с напряжением визкого активного уровня. Регистр К155ИР17 можно использовать и не по прямому назначению, а как кольцевой счетчик или преобразователь последовательного кода в параллельный.

Регистр (рис. 1.81, a) имеет 12 одинаковых ячеек хранения накалливаемых разрядов (выходы от Q0 до Q11). Состояния ячеек меняются с приходом положительного тактового перепада на вход С. В мевой части рис. 1.81, a расположена ячейка управления регистром со входами: E1, S. Вход D1 служит для приема последовательного цифрового слова. При положительных перепадах на тактовом входе Славные заполняют ячейки разрядов (выходы Q0—Q11), а также транслируются через выход последовательного кода D0. Если регистр установлен в АЦП, на вход D1 будут поступать от компаратора единины или нули, являющиеся результатами поразрядного взвешивания.

Ячейки регистра управляются внутренией двухфазной последовательностью импульсов С1 и  $C2=\overline{C1}$ . На внешний тактовый вход С полотся импульсы с частотой, в 2 раза превышающей требуемую скорс

работы АЦП.

Вход EI принимает сигиал остановки (т. е. разрешення). Вы EI необходим для подключения последующих регистров, а также для подачи сигнала остановки преобразования. В последнем случае на выходе Q11 появляется напряжение высокого уровия. Если вход E1 не используется, его следует заземлить.

Вход \$\overline{S}\$ — стартовый (см. вторую осциллограмму на рис 182). Когда на вход \$\overline{S}\$ поступает напряжение низкого уровия, содержимое регистра сбрасывается на нуль за первый период тактовой последовательности. На рис. 1.82 для упрощения показано только восемь выходных сигналов Q0—Q7 в прямом коде. Старший разряд выходит из регистра как по прямому Q11, так и по инверсному Q11 выходам. Выход Q11 можно использовать как знаковый. Когда преобразование завершено, на выходе QCC (conversion complete) появляется напряжение низкого уровия.




Рис. 1.82. Диаграмма работы регистра К155ИР17

Как результат полного цикла работы регистра поданная на вход DI кодовая последовательность, обозначенияя на рис. 1.82 буквамн A—И, появляется в параллельном коде на выходах Q0—Q7 (этот байт теперь накоплен в регистре). Со сдвигом на один такт эту же последовательность в процессе заполнения регистра можно было на-

блюдать на выходе D0.

На рис. 1.83 показано несколько слем применения регистра К155ИР17. Устройство на рис. 1.83, а состоит из пяти частей А1—А5. Здесь к регистру РПП присоединен ЦАП и генератор тактовых импульсов GC. Выходной ток ЦАП Івых поступает на компаратор, на вход которого подается также ток сигиала Іс. Напряжение шкалы преобразования соответствует уровию опорного напряжения Uon. После прихода сигиала «Пуск»  $\overline{S}$  РПП посылает на ЦАП старший бит Q11 (т. е. ставит на весы гирю 1/2 шкалы).

Компаратор сравнивает напряжения U<sub>c</sub> и U<sub>on</sub>/2 и свое решенне 1 нли 0 и передает на вход DI РПП. Если решение 0, СЗР сбрасывается и на ЦАП выдается следующий разряд. Если после компаратора получена 1, она останется в регистре (см. днаграмму Q6 на рис. 1.82). Все 12 разрядов подаются от РПП на ЦАП поочередно, поразрядные решения компаратора в внде последовательности 1 и 0 накапливаются на выходах РПП.

На рис. 1.83,  $\theta$  показана схема компаратора, который может обеспечить разрешающую способность 12 бит (устройство АЗ), а на рис. 1.83,  $\theta$  дана цифровая часть АЦП (устройства А4 и А5). В качество

А2 можно применить ЦАП К1108ПА1.




Рис. 1.83. Схемы применения регистра К155ИР17

Регистры К155ИР17 можно наращивать. На рис. 1.83, г показапа слема 16-, а на рис. 1.83, д — 24-разрядного регистра. Регистр DD2 и схеме на рис. 1.83, г работает по укороченному циклу, сокращая время преобразований, когда нужны не все информационные выходы. Здесь вместо сигнала QCC используется сигнал Q3 — выходной уровень необходимого младшего разряда.

Микросхема К555ИР8 (рис. 1.84) — восьмиразрядный сдвиговый регистр с последовательным входом и параллельными выходами. Регистр имеет асиихронный сброс (вход  $\overline{R}$ , вывод 9) и два входа для последовательных даиных  $DS_a$  и  $DS_b$  (логика U). Поданные через эти входы данные двигаются иа одну познцию вправо согласно каждому положительному перепаду импульса, пришедшего на тактовый вход U. Перед приходом тактового импульса уровин на входах следует зафиксировать. Состояния регистра U0. Перечислены в табл. 1.54.




Рис. 1.84. Регистр KM555ИР8 (a) и его цоколевка (б)

Таблица 1.54. Состояния регистра К555ИР8

		1	Выход			
Режим	R	С	DS <sub>8</sub>	DSb	Q0	Q1Q7
брос Сдвиг	Н	x	x	x	#	н-н
Сдвиг	B B	<b>†</b>	H	И В	H	գ <sub>օ</sub> —գ <sub>6</sub> գ <sub>օ</sub> —գ <sub>6</sub> գ <sub>օ</sub> —գ <sub>6</sub>
	B	T ↑	В	н	H	40 46 QoQa
	B	Ť	В	В	В	q <sub>0</sub> —q <sub>6</sub>

Если на вход  $\overline{R}$  подается напряжение низкого уровия, работа другим входам запрещается. На выходах Q0—Q7 появятся напряжения низкого уровия. Обычный вариант регистра 74164 потребляет ток 54 мА, вариант 74LS164 27 мА (К555ИР8). Выходной ток в первом случае превышает 27, во втором — не менее 15 мА.

Микросхема К555 ИР9 (рис. 1.85) — сложный восьмиразрядный сдвиговый регистр, имеющий параллельные и последовательный входы. Параллельно данные загружаются в регистр через входы D0—D7 всинхронно, если на вход разрешения параллельной загрузки  $\widetilde{PE}$  подается напряжение инзкого уровня. Если на входе  $\widetilde{PE}$  присутствует напряжение инзкого уровня, данные вводятся в регистр через последовательный вход SI. Сдвиг данных вправо на одну позицию происходит согласно каждому положительному перепаду тактового импульса на входе C. Вход разрешения тактовым импульсам CE имеет актибный инзкий уровень. Если на входах  $\widetilde{CE}$  и C присутствуют напряжения инзкого уровня, данные по регистру не сдвигаются (перед приходом на вход  $\widetilde{PE}$  перепада от высокого уровия к низкому). Входы C в  $\widetilde{CE}$  логически равноправны, поэтому их можно менять местами.




Рис. 1.85. Регистр K555ИР9 (a) и его цоколевка (б)

У регистра Қ555ИР9 комплементарные входы Q7 и  $\overline{\rm Q7}$  есть только у оконечного триггера, поэтому основное назначение этой микросхемы — регистр задержки данных. Последовательный код подастся на вход SI и снимается с выходов Q7 и  $\overline{\rm Q7}$ . Остановить трансляцию можно, подав на вход  $\overline{\rm CE}$  напряжение высокого уровия. Кроме того, регистр ИР9 удобен как преобразователь параллельного кода в последовательный: от входов D0—D7 к выходам Q7 и Q7. Данные можно загрузить по команде  $\overline{\rm PE}$ -H. Режим работы регистра можно установить с помощью табл. 1.55.

Микросхема К555ИР9 потребляет ток 63 мA, тактовая частота превышает 20 М $\Gamma$ и.

Микросхемы К531ИР18 и К531ИР19 (рис. 1.86, a-a) с буферными входами разрешения записи данных  $\overline{El}$ . Регистр ИР18 — шестиразрядный, каждый триггер в нем имеет только прямой выход Q. У четырехразрядного регистра ИР19 выходы каждого разряда комплементарные Q и  $\overline{Q}$ . При напряжении высокого уровня  $\overline{El}=B$  выходные данные останутся без изменения при любых уровнях на входах  $D_1$  и тактовом C (см. первую строку табл. 1.56). В строках второй и третьей также от




Рис. 1.86. Регистры со входом разрешения записи

бражается неизменность выходных состояний  $Q_n$ . Последние две строки таблицы показывают условия тактированного переноса данных от входов  $D_1$  на выходы  $Q_1$ . Если на входе  $\overline{E_1}$  присутствует напряжение инзкого уровия, данные будут загружены в регистр по положительному перепаду на тактовом входе C.

Ток потребления для этих микросхем более 75 мA, время задержки распространения сигналов от 8 до 10 ис.

Таблица 1.55. Состояния регистра К555ИР9

Режим работы			Вх	од	1		Утреннес стояние	Выход		
	PE	ĈĒ	С	sı	D3-D7	<b>Q</b> 0	Q1-Q6	Q7	Q7	
Параллельная за- грузка	H	x x		x x	H B	H B	HH BB	H B	B H	
Последовательный сдвиг	B B	H	†	Н В	x x	H B	q <sub>0</sub> —q <sub>5</sub> q <sub>0</sub> —q <sub>5</sub>	q <sub>6</sub> q <sub>6</sub>	<u>q</u> 6	
Хранение	В	В	X	x	x	$\mathbf{q}_{0}$	q <sub>1</sub> —q <sub>6</sub>	q,	q <sub>7</sub>	

Таблица 1.56. Состояния регистров ИР18 и ИР19

	Вход		Вы	ход
E)	Di	C <sub>n+1</sub>	Qi	Q۱
В	х	x	$Q_n$	$\cdot \overline{Q}_n$
Н	х	В	Q <sub>n</sub>	$\overline{Q}_{n}$
Н	х	н	Q <sub>n</sub>	$\overline{\overline{Q}}_n$
Н	Н	+	Н	В
н	В	+	В	Н

Таблица 1.57. Состояния регистра **ИР20** 

_	В	од		Выход
S	c	DiA	D <sub>iB</sub>	$Q_{\mathbf{i}}$
H <sub>.</sub>	ţ	н	х	Н
Н	ţ	В	х	В
В	+	х	Н	Н
В	+	х	В	В

На рис. 1.86, д показана схема устройства загрузки, в котором от одной шестиразрядной шины даиных (шесть проводинков) синхроино с перепадом на тактовом входе С можно загружать данные в один из четырех регистров К531ИР18. Требуемый регистр выбирается с помощью дешифратора К531ИД14, управляемого двухразрядным кодом выбора (адреса) АО, А1. На выходах регистров цифровые слова от первого до четвертого будут направлены в четыре шестиразрядные шины. Таким образом, цифровые слова распределены по четырем адресам.

Микросхема К531 ИР20 (рис. 1.87,a,6) — четырехразрядный регистр. Его входы организованы как два порта данных A и B по четыре проводника в каждом:  $D_n0-D_a3$  и  $D_b0-D_b3$  (слово рогт имеет первоначальное значение — дверь, которую можно открывать в обе стороны). Порты данных A и B коммутируются B регистре ИР20 с помощью одморазрядного кода, поданного на вход S. B каждом разряде имеется два выхода  $D_{a1}$  и  $D_{b1}$ , данные от которых передаются триггеру через двухвходовой мультиплексор (логический элемент И/ИЛИ). При на-




Рис. 1.87. Двухпортовый регистр Қ531ИР20 (а), его цоколевка (б) и схема приема даиных от двух шин (в)

пряжении низкого уровня на входе S данные от входа  $D_{ai}$  загружаются в регистр через порт A и появляются на выходе  $Q_i$  при отрицательном перепаде на входе  $\overline{C}$  (табл. 1.57).

Аналогично при S=B загружаем в регистр данные через порт В. На рис. 1.87, в показано устройство, где два регистра ИР20 по комаи-де, даваемой по входам S1, C1 или S2, C2 могут принять по очереди или одновременно цифровые слова от шин данных А или В. Эта операция противоположна функции регистров на рис. 1.86, д.

Микросхема K531ИР20 потребляет ток не более 120 мА. Время задержки распространения сигнала после прихода тактового перепада составляет на выходе 8—12 ис.

Микросхема К555ИР22 (рис. 1.88) — восьмиразрядный регистр — защелка отображения данных, выходные буферные усилители которого имеют третье Z-состояние. Схема регистра состоит из двух частей. Первая часть — это восемь D-триггеров со входом разрешения параллельной записи РЕ. Пока напряжение на входе РЕ высокого уровня, данные от параллельных входов D-триггеров D0—D7 отображаются на выходах Q0—Q7. Подачей на вход PE напряжения инзкого уровня

рэзрешается запись в триггеры нового восьмибитного байта. Вторая выходная часть устройства управляется по выводу разрешения EO. Ее восемь буфериых ключевых выходных усилителей отличаются большой нагрузочной способностью и имеют третье Z-состояние.

Если согласно табл. 1.58 на входе  $\overline{E0}$  дать напряжение инзкого уровия, данные из триггеров регистра пройдут на выходы Q0-Q7. Эти выходы разомкнутся, если на вход  $\overline{E0}$  подать напряжение высокого уровня. Буферный вход имеет гистерезис Шмитта  $\pm 400$  мВ, что повышает помехоустойчивость при переключении.




Рис. 1.88. Регистр ИР22 (а) н его цоколевка (б)

Таблица 1.58. Состояния регистра ИР22

		Вход		2	
Режим работы	Ēθ	PE	Dn	Выход триггер О	Выход ОсО7
Разрешение и считывание из регистра Защелкивание и считывание из регистра Защелкивание в регистр, разрыв выходов	H H H H B B	B B H H H	Н В н в	H B H B H B	H B H B Z

Потребляемый регистром К555ИР22 ток 40 мА; выходной ток буферного выхода каждого разряда не менее 30 мА, что позволяет обслужнвать шины с емкостным характером нагрузки (память МОП, микропроцессорная система). Время задержки распространення данных от входов до выходов 32 нс; время включения выходов от Z-состояния составляет: к напряжению высокого выходиого уровня—20 ис, низвого—28 нс. При переходе к Z-состоянию от напряжения высокого уровия требуется интервал 45 нс, от инзкого—24 нс.

Микросхема К555ИР23 (рис. 1.89) — регистр, аналогичный ИР22,

но с восемью тактируємыми триггерами. Из-за этого вход РЕ заменен из С. Назначение и действие входа  $\overline{E0}$  остается прежним (см. табл. 1.59). Регистр принимает и отображает информацию синхронию с положительным перепадом на тактовом входе. Буферный вход управления С имеет гистерезис  $\pm 400$  мВ.

Ток потребления регистра K555ИР23 45 мА; ток каждого выхода— не менее 30 мА. Время задержки распространения от тактового

входа до выхода 38 ис.




Рис. 1.89. Регистр ИР23 (a) и его цоколевка (б)

Таблица 1.59. Состояния регистра ИР23

		Вход	Выход триггера	Быход	
Режим работы	ΕŪ	С	Dn	Q	Qe-Q7
Загрузка и считывание	H H	1 1	И В	H B	H B
Загрузка регистра и разрыв выходов	B B	†	Н В	H B	Z

Микросхема К531ИР24 (рис. 1.90) — универсальный, восьмиразрядный регистр. Его применяют как сдвиговый и накопительный. Даниые можно сдвигать как вправо, так и влево. Выходные буфериые элементы регистра имеют третье Z-состояние. Восемь выводов микросхемы (от 4 до 7 и от 13 до 16) образуют порт данных, провода в котором по команде служат то входами даниых, то выходами для них. Таким образом сокращают в 2 раза число выводов от кристалла микросхемы. Напомиим, что в регистре ИР20 (см. рис. 1.87, а) порты данных пролускали на четыре триггера одно из двух четырехбитных слов.

Регистр ИР24 может работать в четырех синхронных режимах: сдвиг вправо и влево, параллельная загрузка и хранение. Для составления многоразрядных регистров у микросхемы предусмотрены входы




Рис. 1.90. Регистр K531ИР24 (a) и его цоколевка (б)

последовательных данных DS0 н DS7 (входы данных слева и справа). Имеются и аналогичные выходы Q0 и Q7. Параллельные данные загружают в регистр и считывают из регистра через выводы Вх./Вых.0—Вх./Вых.7. Работа порта управляется входами выбора режима работы S0 и S1, а также двумя выводами E01 и E02, по которым дается разрешение выходам. Входы выбора режима S0 и S1, входы последовательных данных DS0 и DS7, а также входы параллельных данных открываются синхронно с положительным перепадом импульсов на тактовом входе С. Непосредствению перед приходом этого перепада уровин на всех других входах должны быть зафиксированы.

Вход сброса R—всинхрониый. Напряжение инэкого уровня на нем вапрещает действие тактового и других входов и переводит регистр в излевое состояние. Для последовательного соединения двух и более

регистров ИР24 следуст выход Q7 первого регистра соединвть со входом DS0 второго. Для организации кольцевой рециркуляции иескольких восьмиразрядных слов необходимо выход Q7 последиего в линейке регистра присоединить ко входу DS0 первого. Линейка превратится в кольцо.

Выводы микросхемы Вх./Вых., образующие порт даниых, имеют три режима работы (см. табл. 1.60). Если на оба входа разрешения  $\overline{E0}1$  и  $\overline{E0}2$  поданы напряжения инзкого уровия и один (или оба) входа выбора S0 и S1 принимают напряжения инзкого уровия, то все восемь выводов порта служат выходами и на них присутствует код, содержащийся в регистре (режим считывания). Если на входах S0 и S1 напряжения высокого уровия, через все выводы порта в регистр загружаются данные из шины системы. Загрузка совпадает с очередным положительным перепадом на тактовом входс.

Таблица 1.60. Управление выходами регистра К531ИР24

			E	Зход				
режим рабогы	<b>E</b> 0₁	Ē02	E02   50		Q <sub>п</sub> (в регист- ре)	Выводы Вх./Вых.С- Вх./Вых.7		
Считывание из регистра	H H H	H H H	H H x x	x X H H	H B H B	H B H B	Выходы даниых	
Загрузка в регистр	х	x	В	В	$\begin{vmatrix} Q_n = \\ = Bx./B \omega x. \end{vmatrix}$	Вход	ды данных	
Разрыв выво- дов. Вх./Вых.	x B	B	x x	x x	x x		Z Z	

Таблица 1.61. Режимы работы регистра К531ИР24

-	<u> </u>			Bx	ОД				Выход		Влод
Режим ра- богы	R	С	so	SI	DS)	DS7	Bx./ Bux	<b>Q</b> 0	Внутрн регистра QI—Q6	Q7	SR для 74LS323
Сброс Сдвиг вправо Сдвиг влево Хранение Параллельная загрузка	H B B B B B B B	x † † † † †	Х В В Н Н В	X H B B H B	X H B X X X X	X X X H B X X	Х Х Х Х И В	H H B q <sub>1</sub> q <sub>1</sub> H B	H—H q <sub>0</sub> —q <sub>5</sub> q <sub>0</sub> —q <sub>6</sub> q <sub>2</sub> —q <sub>7</sub> q <sub>2</sub> —q <sub>7</sub> q <sub>1</sub> —q <sub>6</sub> H—H B—B	H 96 Q6 H B 97 H B	H B B B B B

Выходы микросхемы окажутся в разомкнутом Z-состоянии, если на одном из входов Е01 и Е02 будет напряжение высокого уровия (вместо сочетания — оба низкого уровия). Режим работы входов DSO\_ DS7 можно установить согласно табл. 1.61. Выходиые буферные уси. лители регистра ИР24 предназначены для обслуживания шни с емкостным характером нагрузки.

Регистр К531ИР24 потребляет ток 60 мА, его тактовая частога превышает 35 МГц. Выходной стекающий ток 1 вых превышает 30 мА (в Z-состоянии менее 0,4 мА). Ток выхода высокого уровня при 7.

состоянии не превышает 40 мкА.

Микросхема 74LS323 (рис. 1.91, а) — вариант предыдущей микросхемы K531ИР24, имеющей вход снихронного сброса SR. На рис. 1.91, б показан узел синхронного сброса, который можно сравнить с фрагментом схемы (рис. 1.90, а), на котором буквами А-Д обозначе-




Рис. 1.91. Регистр 74LS323 со входом синхронного сброса

ны точки разрыва проводов. В табл. 1.61 была предусмотрена колонка данных SR, показывающая, что синхроиный сброс данным дается в момент положительного перепада на тактовом входе, если на вход SR предварительно подано напряжение высокого уровня. Остальные деталы схемотехники и функционального описания аналогичны регистру К531ИР24.

Микросхема Қ533ИР25 (рис. 1.92) — четырехразрядный, сдвиговый регистр, имеющий выходы с Z-состоянием и дополнительный выход Q'3 от триггера последнего разряда. Этот сигнал не передается через буферный усилитель с третьим Z-состоянием, потому что выход Q3 необходим для увеличения числа каскадов таких регистров. В любом режиме данные с выхода Q'3 будут подаваться на последовательны

вхол DSI последующего регистра.

Вход парадлельного разрешения РЕ имеет активный уровень высокий, при котором разрешается параллельная загрузка в регистр. Если на входе РЕ напряжение низкого уровня, данные поступают на вход DSI и далее сдвигаются вправо. Входы данных DSI D0-D3 и вход управления РЕ — синхронные. Они действуют в момент отрицательного перепада на тактовом входе  $\overline{C}$ . Вход сброса R — асинхронный. При напряжении инзкого уровия на нем действие тактового входа

запрешено и регистр находится в нулевом состоянив.

Режим работы регистра Қ533ИР25 можно выбрать по табл. 1.62. В табл. 1.63 перечислены условия для переключения выходов в Z-состояние. Вход разрешения ЕО имеет активный инзкий уровень, при подаче которого данные из триггеров регистра появляются на выходах O0-Q3. K Z-состоянню выходы перейдут, если на вход  $\overline{E0}$  подано напряжение высокого уровия.




Рис. 1.92. Регистр К533ИР25 (а) и его цоколевка (б)

Таблица 1.62. Состояння регистра К533ИР25

Режны работы	<u> </u>		Вхо	Д		Выход				
	R	č	PE	DS	D <sub>n</sub>	Qθ	Qı	Q2	Q3	
Сброс Сдвиг вправо Пираллельная загруз- ки	H B B B	† † * X	X H H B	X B H X	X X X II B	H H B H B	H 90 90 H B	H q <sub>1</sub> q <sub>2</sub> H B	H 92 92 H B	

Ток потребления для К533ИР25 составляет 34 мА, выходной ток  $1_{
m BMX}^{*}$  не менее 30 м.А. Тактовая частота превышает 30 М $\Gamma$ ц.

Микросхема К555ИР27 (рис. 1.93) — содержит восемь D-триггеров. У них общий тактовый вход С, а также синхронный вход разрешения параллельной загрузки РЕ. Согласно табл. 1.64 активный перепад тактового импульса — положительный. Активный уровень для входа разрешения СЕ — отрицательный, с его приходом загрузка данных от

Таблица 1.63. Режимы выходов регистра К533ИР25 с тремя СОСТОЯНИЯМИ

регистра К555ИР27 Вход Режим C CE Dn Загрузка 1 t И

Загрузка 0

Хранение

Таблица 1.64. Состояния

t Н Н

t В X

В Х

X

Выход

Q0-Q7

В

Н

Без изме-

иения

То же

В

	В	ход	Выход		
Режим работы	Ē0	Состояния выходов Q <sub>п</sub>	QnQ3	Q'3	
Считывание из регистра Разрыв вы- кодов	H H B	H B B	H B Z Z	H B H B	

входов D0-D7 разрешается. На каждом выходе Q0-Q7 эти данные появятся одновременно в момент следующего перепада, пришедшего на тактовый вход.

Регистр К555ИР27 потребляет ток 20 мА, его тактовая частота может превышать 30 МГц.




Рис. 1.93. Регистр K555ИР27 (a) и его цоколевка (б)

#### 1.16. ДЕШИФРАТОРЫ И ШИФРАТОРЫ ТТЛ

Дешифраторы — микросхемы средней степени нитеграции, предиазначенные для преобразования двоичного кода в напряжение логического уровия, появляющееся в том выходиом проводе, десятичный номер которого соответствует двоичному коду. Например, входиой код 1001 должен сделать активным провод с номером 9. Во всех остальных проводах дешифратора сигналы должны быть нулевыми.

Шифраторы выполняют обратную операцию: переводят сигнал. поданный только в один входной провод (например, в провод 9), в выходной параллельный двончный код (в данном случае 1001), который появится на выходах шифратора. Чтобы шифратор откликался на входной сигнал только одного провода, его схему делают приоритетной. Тогда выходной код должен соответствовать номеру «старшего» входа. получившего сигиал. Предположим, активные уровии поступили на вхолы 3, 4 и 9. Старший по номеру вход здесь 9, он обладает приоритетом, поэтому выходной код шифратора 1001.

Лешифраторы, рассматриваемые в этом параграфе, различаются по емкости (2, 3 и 4 бита), по числу каналов (один или два), а также форматом входиого кода (двончный или двоично-десятичный). Денифраторы и шифраторы ТТЛ перечислены в табл. 1.65. Миогие дешифра-

торы можно применять как мультиплексоры.

Таблица 1.65. Дешифраторы (ИД) и шифраторы (ИВ)

	Обозначе-		Номер микросхемы									
Серия	ине	1	3	4	6	7	10	14	1	3		
K155 KM155 K555 KM555 KM555	ид	++	+	++++	+	+	+++++++++++++++++++++++++++++++++++++++	+				
K555 KM555	ИВ				1				+	+		
74	<u> </u>	141	154	155	42	138	145	139	148	147		

Микросхема К155ИД1 (рис. 1.94) — дешифратор — применяется для управления цифрами газоразрядного индикатора. Он принимает входной четырехразрядный код АО-АЗ (активные уровни - низкне) и выдает напряжение активного низкого уровня по одному из десяти выходов  $\overline{0}$ — $\overline{9}$ . Номер выбранного выхода здесь соответствует десятниному эквнваленту влодного кода. Коды, эквивалентные числам от 10 до 15, де-




Рис. 1.94. Дешифратор K155ИД1 (a) и его цоколевка (б)

Таблица 1.66. Состояния дешифратора К155ИД1

	Вых	юд		Выход с
<u>¥3</u>	<u>A2</u>	ĀĪ	<b>A</b> 0	у ровнем Н низким
н	Н	Н	Н	ō
Н	Н	Н	В	ī
Н	Н	В	Н	2
H	Н	В	В	3
H	В	Н	Н	4
H	В	Н	В	5
H	В	В	Н	<u></u>
H	В	В	В	7
В	Н	Н	Н	8
В	Н	Н	В	9
B B B B	H H B B B	B B H B B	H B H B	Все выхо ды отключе ны

шифратором не отображаются на выходах. Соответствие номеров активных выходов и входных кодов приведено в табл. 1.66.

Микросхема К155ИД3 (DHC. 1.95) — дешифратор. нозволяющий преобразовать четырехразрядный код, поступивший на входы ЛО-АЗ в напряжение низкого логического уровня, появляющееся на одном на шестиадцати выходов 0-16. Дешиф. ратор имеет два выхода разрешения дешифрации ЕО и Е1. Эти входы можно использовать как логические. когда дешифратор НДЗ служит лемультиплексором данных. Тогда входы А0-А3 используются как адресные, чтобы направить поток данных. принимаемых входами ЕО и Е1. на один из выходов 0-15. На второй, неиспользуемый в этом включении вход Е, следует подать напряжения низкого уровия.

По входам ЕО и ЕТ даются с налы разрешения выходов, что устранять текущие выбросы, ко рыми сопровождается дешифранов кодов, появляющихся не строго синхронно (например, поступающих ст счетчика пульсаций). Чтобы разрешить прохождение данных на выхорешить на выхореш

ды, на входы E0 и E1 следует дать напряжение низкого уровня (табл. 1.67). Эти входы необходимы также при нарашивании числа разрядся дешифрируемого кода. Когда на входах E0 и E1 присутствуют напряжения высокого уровня, на выходах  $\overline{0-16}$  появляются высокие уровня. Дешифратор К155ИДЗ потребляет ток 56 мА (в варианте 74LS154

14 мА). Время задержки распространения сигнала для цепи вход А --

выход составляет 36 нс; для цепи вход  $\widetilde{E}$  — выход 30 нс.

Микросхема К155ИД4 (рис. 1.96) — два дешифратора, принимающих двухразрядный код адреса А0, А1. Дешифратор DCA имеет два входа разрешения: прямой  $E_a$  и инверсный  $\overline{E}_A$ , а дешифратор DCB — только инверсные входы разрешения дешифрацин  $\overline{E}_b$ .

Если микросхема используется как демультиплексор, дешифратор DCA может принимать по входам  $E_a$  и  $\overline{E}_a$  как прямой, так и инверсный адресные коды. Состояния для обоих дешифраторов как при дешифрации кода A0, A1, так и при демультиплексировании по адресу A0, A1 сведены в табл. 1.68. Микросхему можно использовать как дешифратор трехразрядного кода на восемь выходов и как демультиплексор от одного входа на восемь выходов. Соответствующие коды даны в табл. 1.69. Для дешифрации трехразрядного кода следует соединить  $E_a$  и  $\overline{E}_b$  (адресный вход A2),  $E_b$  и  $E_a$  (вход разрешения).




Рис. 1.95. Дешифратор К155ИДЗ (а) и его цоколевка (б)

Микросхема К155ИД4 потребляет ток 40 мА, К555ИД4 10 мА. Время задержки распространения сигиала от адресного входа А к выходу Y составляет 32 ис, время распространения от входа разрешения  $\overline{E}$  к выходу Y не превышает 30 ис для обоих вариантов исполнения.

Микросхема ИД7 (рис. 1.97) — высокоскоростиой дешифратордемультиплексор, преобразующий трехразрядный код A0-A2 в иапряжение инзкого логического уровия, появляющееся на одном из восьми выходов  $\overline{0}-\overline{7}$ . Дешифратор имеет трехвходовой логический эле-

д Таблица 1.67. Состояния дешифратора К155ИДЗ

		15	20	<b>B</b> B	<b>B</b> B	<b>B</b> B	88	<b>B</b> B	ВВ	πm	В	В	В	
		17	<b>8 9</b>	<b>B</b> B	<u>m</u> m	<b>B</b> B	<b>B</b> B	ВВ	മമ	Ξæ	æ	В	В	
١		12	<b>8 8</b>	<b>6</b> 6	<b>B</b> B	മ	മ	<u>m</u> m	MΗ	ВВ	В	8	В	
		21	88	<b>8 9</b>	ВВ	<u>മ</u>	മെ	вв	Ξœ	മമ	B	В	83	
		ı=	<b>6</b> 6	88	8	<b>B B</b>	88	mΙ	<b>B B</b>	മമ	8	83	8	
		12	88	8	8 8	B B	<b>8 9</b>	Hm	<b>B</b> B	<b>6</b> 60	В	В	В	
		151	<b>B</b> B	<b>6</b>	<b>B</b> B	മമ	æΞ	<b>B</b> B	<b>B</b> B	മമ	æ	В	В	
	Выход	1œ	മമ	8	മമ	<b>B B</b>	HB	20	<b>B</b> B	20	8	В	В	
		11~	<b>6</b> 60	<b>B B</b>	<b>8</b> 8	Ξœ	<b>m m</b>	88	m m	<b>B</b> B	В	В	æ	
		150	8	88	<b>8 9</b>	Ξæ	88	<b>6</b> 6	<b>8 8</b>	മെ	æ	В	В	
		ls:	മമ	<b>B</b> B	mΙ	88	8	<u>m</u> m	<b>8</b>	<u>n</u> n	Ω	23	B	
		Ισ	20	88	ΞŒ	ВВ	B B	B B	B B	<b>B</b> B	В	В	8	
1		100	BB	mI	8	<b>B</b> B	<u>m</u> m	<b>B</b> B	<b>B</b> B	<b>6</b> 6	В	8	В	
<u>د</u> و		lei	88	Ξm	ВВ	8	ВВ	8	8	8	В	8	В	
8		1	m II	88	<b>6</b>	88	8	8 8	88	88	В	æ	8	
Acumphaiopa wicompa		10	H B	88	88	ВŒ	<b>8</b> 8	88	88	88	В	В	8	
		Α0	Ξœ	HB	HB	Ξœ	HM	Ξœ	HB	Ξœ	×	×	×	
1.01.		A1	II	<b>6</b> 60	HH	<b>8 8</b>	工工	<b>8</b> 8	ΞΞ	20	×	×	×	ĺ
	Вход	A2	HH	HH	<b>@ @</b>	<b>65</b> 60	ΞI	II	<b>8</b> 8	88	×	×	×	
5 1 5		EK.	нн	II	II	五工	<b>~</b>	<u>m</u> m	<b>B</b> B	<u>m</u> m	×	× 	×	
5		回	ΗH	I, I	II	II	ΞΞ	工工	ΞΞ	ΞΞ	В	エ	B	
-	]	蹈	HH	工工	工工	II	エエ	ΞΞ	ΞΞ	五工	I	<b>£</b>	8	i

Таблица 1.68. Состояння дешифраторов К155ИД4 (дешифратор: два входа, четыре выхода; демультиплексор: один вход, четыре выхода)

	Вход					
Адрес	Разре- шение	Дан- 1.ые		Выход	:	
A0 A1	Fa	Ēa	У1	У2	У3	У4
x x H H H B B H B B	B H H H X	х В В В В	· В Н В В В	B B H B B	B B B H B	B B B B H

мент разрешения, что позволяет, соединив параллельно три микросхемы, получить дешифратор с 24 выходами. Дешифратор с 32 выходами состонт из четырех микросхем ИД7 и одного дополнительного инвертора.




Рис. 1.96. Дешифратор К155ИД4:

a — функциональная схема;  $\delta$  — структурная схема;  $\delta$  — цоколевка




Рис. 1.97. Дешифратор ИД7 (а) и его цоколевка (б)

Таблица 1.69. Состояния дешифратора ИД4 (дешифратор: три входа, восемь выходов; демультиплексор: один вход, восемь выходов)

Вход					Вых	код			
Адрес	Разреше- ние или данные	0	1	2	3	4	5	6	7
E <sub>a и Ē<sub>b</sub> An Al</sub>	Ēa n E <sub>b</sub>	<b>y</b> 5	2.6	3.7	У8	УI	У2	У3	3.4
x x x H H H H H B H B B H B B B H B B B B B B B B	B H H H H H H	B B B B B B	B B B B B B	B B B B B B	B B B B B B	B B B B B B B B	B B B B B B B	B B B B B B B B	B B B B B B B B B B B B B B B B B B B

B табл. 1.70 показано, что дешифрация происходит, когда на входах  $\overline{E1}$  и  $\overline{E2}$  напряжение низкого уровия, а на входе E3 высокого. При других сочетаниях уровней на входах разрешения на всех выходах имеются напряжения высокого уровия.


Прибор можно использовать, как восьмивходовой мультиплексор. Один из входов Е принимает данные, остальные присоеднияются к источнику напряжения разрешающего уровия.

таблица 1.70. Состояния дешифратора ИД7

		В	ДОД			<u> </u>			Вы	код			
ĒΙ	Ē2	<b>E</b> 3	A <sub>0</sub>	Αı	A2	77	1	2	3	4	5	6	7
x x H H H H H H H H H H	xB xHHHHHHHH	x H B B B B B B B B B B B	x x H B H B H B	x x H H B H H B	x x H H H B B B B	8	B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	8 8 8 8 8 8 B B B B B B B B B B B B B B	8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8

Дешифратор К531ИД7 потребляет ток питания 74 мА (выходной ток при напряжении низкого уровни 20 мА); К555ИД7 потребляет ток 10 мА (выходной — 8 мА). Время задержки распространения сигнала этих микросхем не превышает 12 и 39 ис соответственно.

Микросхемы К555ИД6 и К555ИД10 (рис. 1.98) вдентичны по структуре и цоколевке. Они преобразуют двоичный код, поступающий на входы А0—А3 в сигнал низкого уровня, появляющийся на десятичном



 $\mathbf{P}_{\mathsf{HC.}}$  1.98. Дешифратор ИД10 (a) и его цоволевка (б)

выходе  $\overline{0}-\overline{9}$ . Состояния этих дешифраторов сооответствуют табл. 1.71. Если десятичный эквивалент входного кода превышает 9, то на всех выходах  $\overline{0}-\overline{9}$  появятся напряжения высоких уровней. Эти приборы могут дешифрировать числа 0-8, тогда вход A3 можно использовать как разрешающий с низким активиым уровнем. На этот вход подается поток данных, если дешифраторы ИД6 и ИД10 работают как демультиплексоры на восемь выходов.


Таблица 1.71. Состояния дешифраторов ИД6 и ИД10

	Вх	од						Вы	код				
Ā3	Ā2	Āī	ĀŪ	บี	ī	2	3	4	5	6	7	8	9
H H H H H H B B	H H H B B B H	H B B H B B H	H B H B H B H B H B	H B B B B B B B B		B B B B B B B	B B B B B B B B	B B B B B B B B	B B B B B B B B B	B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B
B B B B	H H B B B	B B H H B	H B H B H				Bce y	ровн	и выс	окне			

Дешифратор ИД10 применяется с нагрузками, рабочий ток в которых может достигать 80 мА (лампочки накаливания, реле). Выходы ИД10 имеют открытые коллекторы. Напряжение питания нагрузки можно повысить до 15 В. Время задержки распространения сигнала спитала адресного входа до выхода 50 ис. Ток потребления микросхемы К155ИД10 70 мА, К555ИД10 и К555ИД6 13 мА (выходной стскающий ток К555ИД6 8 мА).

Микросхема К531ИД14 (рис. 1.99) — двойной, высокоскоростной дешифратор. Каждый из дешифраторов микросхемы (рис. 1.99, а) имеет два адресных входа А0—А1 и вход разрешения Е. Выходы 0—3 взаимно исключающие, их активные выходные уровии — иизкие. Состояния каждого дешифратора сведены в табл. 1.72. Активиый уровень для входа Е — иизкий. Этот вход может принимать данные, если дешифратор используется как демультиплексор из четырех линий в одпу.

Каждую половину микросхемы K531ИД14 можно использовать как функциональный генератор четырех минтермов двух переменных (Если эти переменные A и B, то минтермов может быть четыре: пі = AB, m2=



 $=\overline{AB}$ ,  $m_3=A\overline{B}$  и  $m_4=AB$ .) Потребляемый микросхемой К531ИД14 ток 90 мА (для варианта 74LS139 11 мА).

Микросхема КМ555ИВ1 (рис. 1.100) — приоритетный шифратор, принимающий напряжение пизкого уровия на одич из восьми параллельных адресных входов I1—I8. На выходах ло—A2 появляется двоичный кол, пропорциональный номеру входа, оказавшегося активные уровии, будет иметь старший среди них по номеру. Высший приоритет у входа I8.

Согласно табл. 1.73 микросхема имеет девятый, разрешающий вход  $\overline{EI}$ . Он позволяет сделать все входы  $\overline{I1}-\overline{I8}$  неактивными по отношению к сигиальным уровням. Для этого на вход  $\overline{EI}$  следует дать напряжение запрета высокого уровня (см. данные табл. 1.73). Таким способом можно отключить выходы шифратора и сменить входную информацию. Микросхема КМ555ИВ1 имеет два доплиительных выхода  $\overline{GS}$  (групповой сигнал) и  $\overline{E0}$  (разрешение от выхода). На выходе  $\overline{GS}$  согласно табл. 1.73 появится напряжение инзкого уровия, если

хотя бы на одном из трех сигнальных выходов A0—A2 присутствуют иапряжения инзкого уровня. По-другому, инзкий уровень на выходе GS отображает иаличие инзкого уровия на одном из выходов. На выходе E0 появится напряжение инэкого уровня, если на всех входах—высокие уровни. Используя совместио выход E0 и E1, можно строить миогоразрядные приоритетные шифраторы.

ток 60 мА, время задержки распростране-

Таблица 1.72. Состояния дешифратора из К531ИД14

E	ход			Вых	од	
Ē	ΑU	Ai	Ū	ī	2	3
B H H H	X H B H B	x H H B B	B B B	B B H B	B B B H B	B B B B




Рис. 1.100. Шифратор ИВ1 (а) и его цоколевка (б)

Таблица 1.73. Состояния шифратора КМ555ИВ1

				Вход					1	E	ыход		
ĒI	Ī1	Ī2	Ĩ3	T4	Ī5	<u>ī</u> 6	<u>ī</u> 7	ī8	GS	Ā0	Ãı	Ā2	EØ
8 H H H H H H H	x B x x x x x x x H	X B X X X X X H B	x B x x x x H B	X B X X X X H B B	X B X X H B B B	x B x x H B B B B	X B X H B B B B	X B B B B B B B B B	B H H H H H	B B H B H B H B	B B H H B B H H B B	B B H H H B B B B	B H B B B B B B B B B B

ния сигнала от входа  $\overline{I}_n$  до выхода  $\overline{A}_n$  не более 19 ис, от входа  $\overline{I}_n$  до выхода  $\overline{GS}$  не более 30 ис.

Микросхема К555ИВЗ (рис. 1.101) — шифратор. Он принимае: изпряжения логических уровней по девяти входам I1—I9 и генери уст




Рис. 1.101. Шифратор ИВЗ (a) и его цоколевка (б)

Таблица 1.74. Состояння шнфратора К555ИВЗ

				Bxo	Д					Bı	ХОД	
Īı	12	<u>1</u> 3	<u>1</u> 4	<b>T</b> 5	<b>T</b> 6	17	18	<u>1</u> 9	Ā3	Ā2	ΙĀ	Ā
В	В	В	В	В	В	В	В	В	В	В	В	В
X	X	X	x	X	X	x	X	H	Н	B	B	H
X	X	X	х	x	х	X	Н	В	lй	B	B	В
X	X	X	х	x	x	Н	В	В	В	H	H	H
X	Х	X	х	х	Н	В	В	В	В	H	Ĥ	В
X	X	X	x	Н	В	В	В	В	ĺВ	H	В	H
X	X	X	Н	В	В	В	В	В	B	H	B	В
K	X	Н	В	В	В	В	В	B	ĺБ	В	H	H
X.	Н	В	В	В	В	B	В	В	l B	B	H	В
H	В	В	В	В	B	B	B	B	B	B	В	H

выходной двончно-десятнчный код на выходах  $\overline{A0}$ — $\overline{A3}$ . Состояния шифратора можно нзучить по табл. 1.74. Когда на одии из еходов  $\overline{11}$ — $\overline{19}$  подано напряжение инзкого уровия, на выходах  $\overline{A0}$ — $\overline{A3}$  появаляется соответствующий двоичный код (активные уровии — инзкие).

Входы T1—19 приоритетные, наибольший приоритет у входа Т9. Шиф. ратор имеет только девять входов даниых, входа для иуля нет; нуль кодируется на выходе, если на все девять входов поступили только напряжения высокого уровия.

Микросхема Қ555ИВЗ потребляет ток 70 мА. Время задержки распространения сигнала от любого входа до выхода 19 ис (при емко-

сти нагрузки 15 пФ и сопротивлении 400 Ом).

## 1.17. МУЛЬТИПЛЕКСОРЫ ТТЛ

Мультиплексоры — цифровые многопозиционные переключатели, по-другому, коммутаторы. У мультиплексора может быть, например, 16 входов и один выход. Это означает, что, если к этим 16 входам присоединены 16 источинков цифровых сигналов — генераторов последовательных цифровых слов, то байты от любого нз генераторов можно передавать в единственный выходной провод. Для этого нужный нам вход требуется выборать, подав на четыре входа селекцин (т.е. выбора номера канала; напоминим: 24=16) двоичный код адреса. Так, для передачи на выход данных от канала номер 9 следует установить код адреса 1001. Мультиплексоры способны выбирать, селектировать определенный канал. Поэтому их иногда называют селекторами. Используется и двойное название: селекторы-мультиплексоры.

Представленные далее мультиплексоры ТТЛ различаются по числу входов, по способам адресации, иаличием входов разрешения и инверсных выходов. Номенклатура мультиплексорных микросхем представле-

**на в табл. 1.75**.

Таблица 1.75. Мультиплексоры ТТЛ

	1	1			Номе	ер мик	pocxe	461		
Серия	Обозначен с	1	2	5	7	11	12	13	14	15
K155 KM155 K555 KM555 KM555	кп	+	+	++	+++ +	++	+	+	+	+++
74	İ -	150	153	152	151	257	253	298	.258	251

Микросхема К155КП1 (рис. 1.102) — 16-входовый цифровой мультиплексор. Он позволяет с помощью четырех адресных входов выбора S0—S3 передать данные, поступающие на один из входов II—I16 в выходиой провод  $\overline{Y}$ . По-другому, данный мультиплексор — это 16-позиционный переключатель, снабженный нивертором на выходе. Режимы работы мультиплексора КП1 даны в табл. 1.76.

Если на вход разрешения  $\overline{E}$  подано напряжение высокого уровня, на выходе  $\overline{Y}$  также появится высокий уровень независимо от адреса




Рис. 1.102. Мультиплексор КП1 (а) и его цоколевка (б)

S0—S3 и даиных на входах 11—I16. Напряжение низкого уровня на входе  $\overline{E}$  разрешает прохождение данных от входов I1—I16. Потребляемый микросхемой ток не превышает 68 мА, время задержки распространения сигнала от входов выбора S к выходу  $\overline{Y}$  составляет 35 ис.

Микросхема Қ531КП2 (рнс. 1.103) — два четырехвходовых мультиплексора, имеющих общие входы выбора S0 и S1. У мультиплексоров MS A и MS B есть собственные входы разрешения  $\overline{E}_a$  и  $\overline{E}_b$  (активный уровень инзкий). От выхода каждого мультиплексора получаем код в неннверсной форме. Входы разрешения можно независимо использовать для стробирования выходов Y: если на вход  $\overline{E}$  дать напряжение высокого уровия, логический уровень на выходе Y станет низким независимо от сигнальных и адресных входов.

Если вход Е активный (присутствует напряжение низкого уровня),

Таблица 1.76. Состояния мультиплексора К155КП1

		Вход						Вход			
	Вы			Paspe-	Выход		Вы	бор		Разре- шение	Выход
				шение Е	Ÿ	<b>S</b> 3	SZ		S0	Ē	1
\$3	<b>S</b> 2	Sl	<b>S</b> 0	E	<u> </u>					<u>i                                     </u>	
		v	x	В	В	В	Н	Н	Н	H	19
x	x	X	Ĥ	Н	l īi	В	Н	Н	В	н	Ī10
Н	Н	H		Н	Ī2	В	н	В	Н	H	īn
Н	Н	Н	В	1	ī3	В	Н	В	В	Н	Ĭ12
Н	Н	В	H	Н			В	Н	Н	Н	Ĩ13
Н	Н	В	В	H	Ĩ4	В			В	H	Ī14
Н	В	Н	Н	H	Ī5	В	В	H	_	Н н	Ī15
Н	В	Н	В	Н	Ī6	В	В	В	Н		1 _
Н	В	В	Н	Н	Ī7	В	В	В	В	H	Ī16
H	В	В	В	l н	Ī8	1					}
п	D	D		}	1						1




Рис. 1.103. Двойной мультиплексор КП2 (а) и его цоколевка (б)

на выходе Y отображается тот уровень, который присутствует на выбираемом входе (см. табл. 1.77). Эквивалент микросхемы КП2 — четырехпозиционный переключатель на два направления, управляемый по




Рис. 1.104. Мультиплексор КП5 (а) и его цоколевка (б)

Таблица 1.78. Состояния мультиплексора К155 КП5

Таблица 1.77. Состояняя мультиплексора K531KП2

Bu	ода	В	ход	ц да	11116	iΧ	Выход Ү	
S0	Sı	Ē	[]	[2	13	14	<u> </u>	
x HHBBHHBB	* HHHHBBBB	B H H H H H H H H	X H B X X X X X	x x H B x x x	x x x x HB x x	x x x x x x x H B	H H B H B H B	

Выход Ÿ			Выбор входа								
1	18	17	16	15	14	13	12	11	S0	SI	S2
В	x	x	x	x	x	x	x	н	н	н	н
H	х	х	х	x	x	x	x	В	Н	н	н
В	х	х	x	x	X	х	Н	x	В	н	н
H	×	х	x	х	х	X	В	х	В	н	Н
В	x	X	х	х	X	H	X	х	H	В	Н
H	x	X	х	X	x	В	X	X	H	В	Н
В	x	х	X	x	H	х	X	x	В	В	Н
H	x	х	x	X	В	X	x	х	В	В	H
В	×	X	х	H	X	X	х	x	H	H	В
H	×	x	X	В	x	x	х	×	H	H	В
В	×	X	H	X	х	X	x	X	В	H	В
H	x	X.	В	x	X	x	x	X	В	H	В
В	X	H	X	Х	х	X	x	X	H	В	B
H	X.	В	X	X	X	X	X	X	H	В	В
В	붜	X	X	X	X	X	X	X	В	В	В
н	В	X	x	X	x	x	X	x	В	В	В


10-788

двум входам выбора. Для такого переключателя-мультиплексора выполняется логическое уравнение:

$$Y = \overline{E} (11\overline{S1} \overline{S0} + 12 \overline{S1} S0 + 13S1 \overline{S0} + 14S1S0).$$

Кроме обычных применений (например, для коммутации кодов от группы регистров на общую шину данных), мультиплексор КП2 может служить функциональным генератором от трех переменных I. A. B. Микросхема К531КП2 потребляет ток 70 мА, в варианте LS 10 мА

Микросхема К155КП5 (рис. 1.104) — селектор-мультиплексор, Он



Рнс. 1.105. Мультиплексор КП7 (а) и его цоколевка (б)


позволяет коммутировать данные от восьми входов на общую выходную линню. Возможные состояния его сведены в табл. 1.78. Адресных иходов трн: S0—S2. Их активный уровень— высокий. Логическая функция КП5 как управляемого восьмилозиционного ключа соответствует уравнению:

$$Y = 11 \,\overline{50} \,\overline{51} \,\overline{52} + 12 \,\overline{50} \,\overline{51} \,\overline{52} + 13 \,\overline{50} \,\overline{51} \,\overline{52} + 14 \,\overline{50} \,\overline{51} \,\overline{52} + 14 \,\overline{50} \,\overline{51} \,\overline{52} + 16 \,\overline{50} \,\overline{51} \,\overline{52} + 17 \,\overline{50} \,\overline{51} \,\overline{52} + 18 \,\overline{50} \,\overline{51} \,\overline{52}.$$
 (1.9)

Ток, потребляемый мультнплексором К155КП5, равен 43 мА; выходной стекающий ток при напряжении низкого уровня не менее 18 мА.

стекающий от микросхема К155КП7 (рнс. 1.105) — мультнилексор, отличающий ся от КП5 входом разрешения  $\overline{E}$  н комплементарными выходами Y и  $\overline{Y}$ . Если на входе  $\overline{E}$  присутствует напряжение высокого уровня, то напряжение на выходе  $\overline{Y}$  — высокого уровня, на Y — низкого (см. табл. 1.79). Логическая функция Y соответствует функции КП5; уравнение (1.9) выполняется при напряжении инзкого уровня на входе  $\overline{E}$ .

Ток потребления К155КП7 не превышает 48 мА, в варианте S не более 70 мА, в LS 10 мА.



Рнс. 1.106. Мультиплексор КП11 (а), цоколевка КП11 (б) и цоколевка КП14 (в)

Микросхемы K531КП11, K555КП11, K531КП14, КП555КП14 содержат по четыре одинаковых двухвходовых мультиплексора MSA—MSD. Микросхемы KIII1 передают на выходе код без инверсии, а KII14 с инверсией. На рис. 1.106, а показана принципиальная схема KIII1 (для КП14 выходы 4, 7, 9, 12 — инверсные).

Выходы  $Y_a - Y_d$  ( $Y_a - \overline{Y}_d$  для КП14) имеют третье Z-состоянне. Если на вывод  $\overline{E0}$  — разрешение выходным данным — подается напряжение высокого уровня, выходы как у КП11, так и у КП14 разомкнутся. Трансляцня данных выходам разрешается при активном напряжений низкого уровня на входе  $\overline{E0}$ . У каждого из четырех мультиплексоров нмеется по два входа I1 и I2. Для их выбора служит один вход адреса данных S. Если на входе S напряжение низкого уровня, выбираются входы 11 одновременно всех четырех мультиплексоров. Соответственно при напряжении высокого уровня на входе S данные приин-

Таблина 1,79. Состояния мультипленсора КП7

		Вход		Вых	· O #
	Бидор	,	Разрешение	DBD	Щ
52	SI	SI SO Ē		Y	Ÿ
х	x	х	В	Н	В
Н	Н	Н	н	11	Īı
н	Н	В	н	12	Ī2
Н	В	Н	н	13	<b>ī</b> 3
Н	В	В	н	14	Ī4
В	H	Н	н	15	Ī5
В	Н	В	н	16	Ī6
В	В	Н	н	17	Ī7
В	В	В	н	18	Ī8
			<u> </u>		

маются от входов 12<sub>3</sub>—12<sub>d</sub>. Состояния входов управления, сигнальных, а также выходов для мультиплексоров КП11 н КП14 сведены в табл. 1.80.


Нанбольший ток микросхемы

Таблица 1.80. Состояния мультиплексоров К531КП11 и К531КП14

	Вхо	Д		Выход		
<b>E</b> 0	s	n	12	для КП Ү	для КШ4 Ÿ	
В Н Н Н	x H H B	x H B x	x x x H B	Z H B H B	Z B H B	

потребляют при Z-состоянии их выходов: K555—19 мA, K531—99 мA (соответственно времена задержки распространения сигнала равны 18 и 7 нс).

Микросхема K555КП12 (рнс. 1.107) — двухканальный мультнплексор. Он содержит два одинаковых цифровых мультиплексора с четырьмя сигнальными входами. Каждый мультиплексор имеет выход с



Рнс. 1.107. Мультиплексор КП12 (а) и его цоколевка (б)

третьим Z-состоянием. Входов выбора у мультнилексоров два: S0 и S1 Они общне. Выходы переводятся в разомкнутое Z-состояние по отдельным входам разрешення  $\overline{E0}_a$  и  $\overline{E0}_b$ , когда на этих входах напряжения высокого уровня.

Микросхема КП12 — четырехпознционный переключатель на два направления. Положение движка такого переключателя определяется кодом на входах выбора SO и S1. Для КП12 выполняется логическое

уравненне:

$$Y = \overline{E0} (11 \overline{S1} \overline{S0} + 12 \overline{S1} S0 + 13 S1 \overline{S0} + 14S1 S0).$$
 (1.10)

Все возможные логические состояния для селектора-мультиплексора

КП12 сведены в табл. 1.81.

Важно предусмотреть, чтобы сигиалы команды размыкания выходов E0 в не могли перекрываться по времени, если выходы мультиплексоров с Z-состоянием соединяются между собой для передачиданных в обшую шниу. Мультиплексор  $K555K\Pi12$  потребляет ток 14 мA. Время задержки распространения сигнала 25 нс, время перехода выхода микросхемы в Z-состояние 23 нс.

Мнкросхема К555 КП13 (рнс. 1.108) — мультиплексор, объединяющий свойства четырехканального двухвходового мультиплексора и четырехразрядного регистра, запускаемого отрицательным тактовым




Рис. 1.108. Мультиплексор КП13 (а) и его цоколевка (б)

перепадом. В мультиплексоре содержится четыре D-триггера. Данные в каждый из них поступают от проводов  $I_{\rm al}$  или  $I_{\rm bl}$ , объединенных в порты A и B (см. также рис. 1.87, a). Порт выбирается сигналом, подавным на общий вход выбора S.

Напряжением ннэкого уровня, поданным на S, можно выбрать для приема данных четыре провода порта A, высокого — порта B. Данные от выбранных портов попадут в регистр снихронно с отрицательным перепадом на тактовом входе C. Перед приходом этого перепада данные на входах управления и на проводах порта должны быть зафиксированы. Режимы загрузки триггеров по портам A в B отображены в табл. 1.82.

Ток, потребляемый микросхемой К555КП13, равен 21 мА; время

Таблица 1.81. Состояния мультиплексора К533КП12

			В	код			
Вы даш	бор ных		Дан	ные		Управ- ленне	Выход Ү
51	SO	[1	12	13	14	Ē0	
x H H H B B B	x H B B H H B B	H B x x x x	x x H B x x	x x x x H B x	x x x x x x x H B	B H H H H H	Z H B H B H B

задержки распространения сигнала после прихода открывающего перепада тактового импульса не превышает 32 нс.

Микросхема К555КП15 (рис. 1.109) — мультиплексор, электрон-

Таблица 1.82. Выбор режимов мультиплексора из К555КП13

	l	Bx	Д		Выход	
Режим	Ē	s	п	12	Qn	
Загрузка от входа 11 Загрузка от входа 12	+ + + + + + + + + + + + + + + + + + + +	H H B	H B X	X X H B	H B H B	

ная реализация восьмипозиционного переключателя цифровых сигналов на одно направление. Он имеет восемь входов данных  $\overline{\text{I1}}$ —18, три входа выбора S0—S2, вывод разрешения выходиых данных  $\overline{\text{E0}}$ . У мульти-




Рис. 1.109. Мультиплексор КП15 (а) и его цоколевка (б)

 $_{\Pi,\Pi}$ ексора К $\Pi$ 15 есть прямой Y и ниверсный  $\overline{Y}$  выходы с третьим Z-состоянием.

Если на вход  $\overline{E0}$  подать напряжение высокого уровня, выходы разомкнутся, перейдут в Z-состояние. Когда на входе  $\overline{E0}$  напряжение низкого уровня, данным разрешены оба выхода Y н  $\overline{Y}$ . Такая организация выходов позволяет объединить выходы 128 мнкросхем КП15 и получить цифровой коммутатор с 1024 выходами.

Проектируя схему управления 128 входами  $\overline{E0}$ , требуется предусмотреть защитные интервалы между активными низкими уровиями на этих входах. В противном случае, если импульсы перекроются, между выходами будут мгиовенные короткие замыкания, что вызовет помски в приеме цифровых слов.

Логические состояння входов и выходов одного мультиплексора КП15 сведены в табл. 1.83. Состояння выхода У опнсываются логическим уравнением, аналогичным уравнению логических состояний на выходе мультиплексора КП5:

$$Y_{K\Pi 15} = \overline{E0} \left( Y_{K\Pi 5} \right). \tag{1.11}$$

Микросхема К531КП15 потребляет ток 85 мА (стекающий ток выхода 40 мА), а К555КП15—12 мА (стекающий ток 30 мА). Время задержки распространения сигнала до выхода  $\frac{Y}{Y}$  в микросхеме К531КП15—12 нс, в К555КП15—28 нс. На выходе  $\frac{Y}{Y}$  сигналы ноявляются с дополнительной задержкой 7 н 15 нс соответствению.

Микросхема К531ИР21 (рнс. 1.110) — комбинаторная. Она предназначена для сдвига четырехразрядного кода на 1,2 или 3 позиции влево или вправо. Микросхема имеет вывод E0 разрешения выходным сигналам (напряжением низкого уровия, поданным на вход E0). Согла-

Таблица 1.83. Состояния мультиплексора КП15

					Вхс	Д						Вых	юд
Ē0	S2	SI	S0	[1	12	13	14	Iō	16	17	18	Ÿ	Y
8 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	хнннннннвввввввв	x H H H H B B B B H H H H B B B B	хННВВННВВННВВННВВ	H B x x x x x x x x x x x	x x H B x x x x x x x x x x x x x x x x	x x x x H B x x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x x x x	2 B H B H B H B H B H B H B H	Z H B H B H B H B H B H B H B




Рис. 1.110. Сдвигатель данных K531ИР21 (a) и его цоколевка ( $\delta$ )

Таблица 1.84. Состояния савигателя данных К531 ИР21

					Вход				
Ē0	51	50	13	12	ħ	10	I(1)	1(-2)	1(3)
В	x	x	x	x	x	x	x	x	x
н	Н	Н	D3	D2	DI	D0	x	х	х
н	Н	В	х	D2	Di	D0	(D-1)	х	х
Н	В	Н	х	х	Di	D0	D(-1)	D(2)	х
Н	В	В	х	х	х	D0	D(-1)	D(-2)	D(-3)

сно табл. 1.84, если сигнал E0-B, выходы Y0—Y3 переходят в разомкнутое Z-состояние. Входы S0, S1 служат для выбора из шести входных проводов I(—3)—I0—I3 тех четырех, от которых данные требуется передать на выходы Y0—Y3.

редать на межде регория выбраются входы 10—13. При Например, при коде S0-H и S1-H выбраются входы 10—13. При другом крайнем сочетанин S0-B, S1-B будут выбраны входы 1(—3)— другом крайнем сочетанин S0-B, S1-B будут выбраны входы 1(—3)— другом крайнем образом, микросхема ИР21 работает как нскатель с шестью 10. Таким образом, микросхема ИР21 работает как нскатель с шестью дамелями, но с четырьмя подвижными щетками-контактами, расположенными рядом. Микросхема К531ИР21 потребляет ток питаиня от 60 до 85 мА при нанбольшем времени выбора выхода 20 нс.

### 1.18. СУММАТОРЫ ТТЛ

Сумматоры — устройства, осуществляющие основную арифметическую операцию — суммирование чисел в двоичном коде. Простейший случай — суммирование двух одноразрядных чисел: 0+0=0, 1+0=1, 0+1=1 и 1+1=10. В последнем случае выходное число 10 (в десятичной записи это 2) оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей поровисса

На рис. 1.34, а были перечислены состояния схемы исключающее или. Эти состояния соответствуют рассмотренному примеру (кроме случая 1⊕1=0 — суммирование по модулю 2). К схеме исключающее или несложно добавить выход переноса, т.е. генератор старшего разряда. Для этого оба суммируемых одноразрядных числа следует подать на схему И, выход которой даст необходимый старший разряд переноса 1·1=1 (см. рис. 1.30, б). На рис. 1.111, а показана реализа-дия схемы суммирования двух одноразрядных чисел, состоящая из элементов исключающее ИЛИ и И. Схема имеет два выходных провода: суммы Σ и переноса С. Такая схема называется полусумматором.

Таблица состояний полусумматора показана на рис. 1.111, б.


Полиый сумматор должен нметь вход для приема сигнала переноса C<sub>n</sub> (здесь п — число разрядов в суммируемых словах). Схема полного сумматора двух одноразрядных слов показана на рнс. 1.112, a, а таблица его состояний на рнс. 1.112, б. В последнем столбие таблицы результаты суммирования даны в десятичной форме. В присутствии входной единицы переноса C<sub>n</sub> сумма чисел А и В увеличивается на 1.

Полные сумматоры многоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным или последовательным.

На рис. 1.113 показана структура пятнразрядного параллельно-


		Вы	ход	
_	¥3	<b>Y</b> 2	Y1	Y0
	Z	Z	Z	Z
	D3	D2	DI	D0
	D2	Dt	D0	D(-1)
	Dı	D0	D(-1)	D(2)
	D0	D(-1)	D(-2)	D(-3)

го сумматора. Здесь поразрядно (в параллель) суммируются два пятеразрядных слова: разряд А0 с разрядом В0, А1 с В1 и так далее до А5 с В5. При этом в каждом элементарном сумматоре получаются парциальные суммы  $\Sigma 0$ ,  $\Sigma 1-\Sigma 5$  и сигналы внутреннего переноса  $C_{n+b}$  которые последовательно поступают на вход переноса  $C_n$  более старь



Спага	EMOE	Результат				
Α	В	Сумма <b>Σ</b>	Перенос С <sub>п+1</sub>			
0	0	0	0			
0	1	1	0			
1	0	1	0			
1	1	0	1			
		δ)				

Рвс. 1.111. Полусумматор (а) и таблица его состояний (б)



Сла	20 EA	108	Pe3y	nemam l	суммировани
C <sub>n</sub>	A	В		чный код	Десятич. ное
'n			Σ	$\mathcal{L}_{n+1}$	YUCAO
0	0	0	0	0	0
0	0	1	1	0	1
0	1	0	1	0	1
Ø	1	1	0	1	2
1	0	0	1	0	7
1	0	1	0	1	2
1	1	0	0	1	2
1	1	1	1	1	3
			•	6)	

Рнс. 1.112. Полный сумматор (а) и таблица его состояний (б

шего сумматора. Шестой выходной провод содержит сигнал переноса  $C_{n+1} = C_6$  (единица в шестом разряде). Таким образом, полная выходная сумма сумматора (рис. 1.113) составляет 111111, т. е. 63 в десятичном эквиваленте.

Данное устройство нетрудно сделать любой длины, однако суммирование будет закончено лишь тогда, когда истечет время распространения сигналов переноса С<sub>в</sub> через всю цепь одноразрядных сумматоров. Вольшое время распространения сигнала ограничивает применение параллельных сумматоров. Такой перепос иногда называют

пульсирующим.
Последовательный двоичный сумматор (рис. 1.114) содержит трн Последовательный двоичный сумматор (рис. 1.114) содержит трн п-разрядных регистра: регистры слагаемых А и В и регистр суммы  $\Sigma$ . Суммируемые слова загружаются в регистры А и В поразрядно. С тасуммируемые скоростью один такт — один разряд происходит и суммирование, т. е. заполнение регистра суммы  $\Sigma$ . Дополнительный D-триггер




Рис. 1.113. Пятиразрядный параллельный сумматор

необходим для запоминания на олин такт разряда  $C_n$  для переноса его в разряд  $C_{n+1}$ . Регистры последовательных сумматоров могут иметь нараллельную загрузку. Если необходимо, чтобы переменные числа В врибавлялись к постоянному числу A, регистр числа  $\Lambda$  надо запустить в режиме рециркуляции (штриховая линня на рис. 1.114).




Рис. 1.114. Последовательный сумматор:

I- последовательные входы; 2- тактовые входы; 3- вход управления рециркуляцией; 4- вход рециркуляции

Параллельные, комбинаторные (безрегистровые) сумматоры ( печивают наибольшую скорость суммирования, если снабжаются сх ускоренного переноса СУП. В результате действия СУП разряд появляется на выходе одновременно с разрядами суммы Σ.

Номенклатура рассматриваемых здесь сумматоров приведена в

табл. 1.85.

Таблица 1.85. Сумматоры ТТЛ

	Обозначе-		Номер микросхемы						
Серия	ние	ı	2	.3	6	7			
K 155 K M 155 K 555 K M 555	им	+ +	+ +	+ +	+ +	-{-			
74	-	80	82	83	283	358			

Микросхема К155ИМ1 (рнс. 1.115) — полиый сумматор. Он применяется для параллельного н последовательного суммирования чисел с двумя н большим числом разрядов. Каждый вход сумматора слов А н В имеет развитую логику: основные входы данных АО, А1 и ВО, В1. которым сопутствуют инверсные входы данных А\* и В\*, а также входы управления А\*\* н В\*\*. На вход Сп подается входной сигнал переноса. Выход сигнала переноса инверсный  $\overline{C}_{n+1}$  (активный уровень низкий).




Рис. 1.115. Сумматор ИМ1 (а) и его цоколевка (б)

Выходные коды суммы выдаются в прямом ( $\Sigma$ ) и инверсном ( $\overline{\Sigma}$ ) де. Если данные подаются на входы АО, А1 и ВО, В1, цепи выволов А\* и В\* следует разомкнуть. Напротив, если выводы А\* и В\* используются как входы данных, на входы АО (или А1) и ВО (или В1) следует подать напряження низкого уровня. В точках А и В выполняются логические уравнения:

$$A = \overline{A}^* + A^{**} + A0A1,$$
 (1.11)

$$B = \bar{B}^* + \bar{B}^{**} + B0BI. \tag{1.12}$$

Состояния сумматора для логических уровней в точках А и В представлены в табл. 1.86, где учтены как низкий, так и высокий входиые уровни переноса C<sub>n</sub>.

Микросхема К155ИМ2 (рис. 1.116) — сумматор без дополнительных

таблица 1.86. Состояния сумматора К555ИМ1

	Вход			¥ход	
$c_{\rm n}$	В	A	C <sub>n+1</sub>	Σ	Σ
H H H B B B	H H B H H B B	H B H B H B	B B H B H H	В Н В Н В В	H B B H B H B




Рис. 1.116. Сумматор ИМ2 (а) и его цоколевка (б)

инверсных и управляющих входов. В табл. 1.87 сведены все возможные для сумматора ИМ2 состояння (обозначення выводов здесь такие же, как у сумматора ИМІ). В колонках 20 отображается сумма младших разрядов АО и ВО, в колсиках Σ1 — старших А1 и В1.

Микросхема К155 ИМЗ (рис. 1.117) — быстродействующий полный сумматор. Он принимает два четырехразрядных слова по входам данных АО-АЗ и ВО-ВЗ, а по входу Сп-сигнал переноса. Внутри сумматора имеется СУП. Суммы разрядов входных слов ноявляются на выходах  $\Sigma 0 - \Sigma 3$ . На выходе  $C_{n+1}$  выделяется сигнал переноса.

Сумматор работает со словами как положительной (высокий уровень — единица), так и отрицательной (низкий уровень — единица)

Суммнрование происходит согласно уравнению:

$$C_n + 2^0 (A0 + B0) + 2^1 (A1 + B1) + 2^2 (A2 + B2) +$$
  
+  $2^3 (A3 + B3) = 2^0 \Sigma 0 + 2^1 \Sigma 1 + 2^2 \Sigma 2 + 2^3 \Sigma 3 + 2^4 C_{n+1}$ . (1.13)

В первой строке табл. 1.88 показан вример суммирования логических уровией. Если активным (единицей) считается напряжение высокого уровня, то цифровой результат суммирования окажется 19 (вторая строка табл. 1.79). Прн активном напряженин инзкого уровня

Таблица 1.87. Состояния сумматора К155ИМ2

	В	ход				Вы	код		
			BI	На Сп	напря ого ур		На С <sub>п</sub>	напря к <b>о</b> го у	
ΑO	AO BU AI BE	<b>.</b>	Σθ	Σ1	C <sub>n+1</sub>	Σ0	ΣΙ	C <sub>n+</sub>	
H B H B H B H B H B H B	H H B B H H B B H H B B	H H H B B B B H H H H B B B B	H	H B B H H B B H H B B H	H H B B B B B B B B B B B B B B B B B B	H H H H H B H H H B B B B B	8 H H B B H H B B H H B B H H B	H B B B B H H H H B B B	HHHHHBBBHBBBBBBBBBBBBBBBBBBBBBBBBBBBBB

цифровой результат 12, поскольку появилась 1 на входе переноса С<sub>в.</sub> Однако если выбрана положительная логика, вход С<sub>п</sub> нельзя оставлять неприсоединенным. Если вход не используется, его следует присоединять к напряжению с низким уровнем.

Таблица 1.88. Примеры суммирования чисел микросхемой К155ИМ3

Даниме на входе	C <sub>n</sub>	ΑЭ	Al	A2 /	A:3	Ві	Ві	B2	Вл	Σ.1	ΣΙ	Σ2	Σ3	C <sub>n+1</sub>	Нифровой результат
Электри-	н	н	В	Н	В	В	Н	Н	В	В	В	Н	11	В	
уровии Активный уровень В Активный уровень Н	0	0	1 0	0	1 0	1	-	0	1 0	0	0	0	0	0	$10+9=19$ $C_{n}+5+6=12$

Микросхема Қ555 ИМ6 (рис. 1.118) — сумматор. Он, как и К555 ИМ3, складывает два четырехразрядных двончных слова плюс входной перенос. По схеме и цоколевке сумматор ИМ6 не соответствует ИМ3, хотя уравнение суммирования у инх одинаковое. 113-33




Рис. 1.117. Сумматор ИМЗ:

a — схема генератора разрядов суммы;  $\delta$  — схема выхода разряда переноса;  $\delta$  — цоколевка

симметрии двончной логики ИМ6 можно использовать как с высоко-, так и с низкоуровневой логиками (см. пример суммирования чисел, табл. 1.88).

Сумматор К555ИМ6 потребляет ток питания 34 мА, время задержи распространения сигнала от входов до выходов  $\Sigma$  составляет 24 ис (до выхода переноса  $C_{n+1}$  не более 17 нс).

Микросхема К555ИМ7 (рис. 1.119, a) — четыре последовательных сумматора-вычитателя, имеющие общие цепн тактовых импульсов С и сброса CLR. Основное примененне данных сумматоров — обслуживание перемножающей микросхемы К555ИП9. Каждый сумматор  $\Sigma1-\Sigma4$  имеет управляющий вход S/A (дается команда subtractor/adder, т. е. вычитатель/сумматор), два входа данных A н B, а также последовательный выход суммы  $\Sigma$ .

В табл. 1.89 указаны три режима работы каждого сумматора: суммирование (на входе S/A — напряжение низкого уровня), вычитание (S/A=B) и сброс, который происходит аснихронно, без тактового импульса. Во время сброса в триггеры суммирования записываются напряжения низкого уровия, а во внутренине триггеры




Рис. 1.118. Сумматор ИМ6 (a) и его цоколевка (б)




Рис. 1.119. Сумматор-вычислитель Қ555ИМ7 (а) в цоколевка перемио-жителя Қ555ИП9 (б)

таблица 1.89. Состояния микросхемы Қ555ИМ7

Таблица 1.	59. Coc	ГОИНИИ	микро	схемы	/999NV	n/		
			Вход			Внут	ренний ереноса	Выход
Режим	CLR	S/Ā	A	В	С	С <sub>п</sub> (до !)	С <sub>п+і</sub> (пос- ле † )	(uocue ;
	н	н	x	x	x	Н	н	н
Сброс	н	В	х	х	x	В	В	н
	В	Н	Н	н	t	Н	Н	н
Суммированне	В	Н	н	Н	1	В	Н	В
	В	Н	Н	В	+	Н	Н	В
	В	Н	н	В	1	В	В	Н
	В	Н	В	н	1	Н	Н	В
	В	н	В	Н	1	В	В	н
	В	н	В	В	t	н	В	Н
	В	Н	В	В	<b>†</b>	В	В	В
	В	В	н	н	1	Н	н	В
	В	В	н	н	†	В	В	Н
	В	В	Н	В	t	Н	н	Н
Вычитание	В	В	Н	В	t	В	н	В
	В	В	В	н	+	н	В	Н
	В	В	В	Н	1	В	В	В
	В	В	В	В	†	н	н	В
	В	В	В	В	t	В	В	Н
11-788							·	161

переноса либо высокого уровня (в режиме вычитания, т.е. когда  $S/\overline{A}=B$ ), либо низкого (в режиме суммирования, когда  $S/\overline{A}=H$ ).

Положительный перепад на тактовом входе перебрасывает триггеры как суммирования, так и персноса (см. также рис. 1.114). После каждого положительного перепада импульса на входе С на выходе  $\Sigma$  появляется результат суммирования разрядов A, B и внутреннего появляется результат суммирования разрядов A, B и внутреннего сигнала переноса (от предыдущего такта суммирования). К примеру, в девятой строке табл. 1.89 значится A = B, B = B,  $C_n = H$ . Результат суммирования 1 + 1 + 0 = 10 отображен в виде  $C_{n+1} = 1$  (высокий уровень) B и  $\Sigma_{n+1} = 0$  (инзкий уровень H). Результат последующей строки  $A + B + C_n = 1 + 1 + 1 = 11$  отображен  $C_{n+1} = B = 1$  и  $\Sigma_{n+1} = B = 1$ .

Таблица 1.90. Состояния микросхемы К555ИП9

1 4 0 21	11 12 4	1.50. 0.	-			
	В	од		Внутр.		
CLR	С	x <sub>i</sub>	Y	сигнал Y—1	Выход Σ	Функция
Н	х	Дан- ные	х	Н	Н	Загрузка нового множимого. Сброс регистров суммы и переноса
В	†	x	Н	Н	Cn+i	Сдвиг в регистре суммы
В	1	x	н	В	Qn+i	Прибавление множимого к сумме в регистре и сдвиг
В	1 1	х	В	Н	Q <sub>n+1</sub>	Вычитание множимого из суммы регистра и сдвиг
В	1	x	В	В	Q <sub>n+1</sub>	Сдвиг в регистре суммиро- вания

Микросхема К555ИП9 (рис. 1.119, б) — перемножитель, который является разделяющим (sequential) логическим элементом. Он перемножает восьмиразрядное множимое число X0—X7 поразрядно (по 1 биту) на последовательное слово-множитель, поступающее в виде потока на вход Y. Получаемые данные накапливаются в восьми внутрених защелках. Если на входе сброса СLR напряжение низкого уровня, все внутренине триггеры находятся в нулевом состоянии, защелки X разомкнуты и готовы к приему нового множимого X0—X7 (первая строка табл. 1.90). Затем на вход СLR подается напряжение высокого уровня. Разряды числа-множителя подаются на вход Y, примем МЗР нлет первым. Произведение загруженного слова X на сли (поток) Y появляется на выходе Σ поразрядно (данные Qn+1) пос каждого тактового импульса.

каждого тактового импульса.

В общем случае при поразрядном перемножении тразрядно слова на празрядное и произведении булет теп бит, что потребуть тактовых импульсов. Вход М (mode) служит для смены режиработы.

## 1.19. ОПЕРАТИВНЫЕ И ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ТТЛ

Запоминающие устройства (ЗУ) составляют самостоятельный, широкоразвитый класс микросхем средией, большой и сверхбольшой степени интеграции. Здесь представлены оперативные (ОЗУ) малой емкости и постояные (ПЗУ). Постоянные ЗУ необходимы для генерации и взаимного преобразования стандартных неменяющихся кодов. Номенклатура ОЗУ и ПЗУ из серий К155 и К555 перечислена в табл. 1.91. Все эти ЗУ — статического типа: регистровые, матричные, файловые, поразрядные, байтовые.

Микросхемы К155РУ1 и К155РУ3 (рис. 1.120, а) — статические ОЗУ. Они могут хранить 16 бит информации. Основа этих ЗУ — матрица из 16 триггеров, образующих четыре ряда и четыре колонки. Микросхема РУЗ в отличие от РУ1 имеет два дополнительных входа записи 1 и 0, поэтому их цоколевки различаются (рис. 1.120, 6, в). Пля выбора ячейки (триггера), расположенного в ряду матрицы, слу-




Рис. 1.120. Оперативные ЗУ К155РУ1 и К155РУ3

Таблица 1.91. Оперативные и постоянные ЗУ ТТЛ

	Обозначе-	Немер микросхемы										
Серия	ине	1	1	2	3	3	5	6	7	26		
K155 KM155	РУ	+++		+	+		+					
K155	РΠ		-}-			+						
K155	ПР							+	+			
K555	ИР									+		
74	-	81	170	89	84	172	130	184	185	670		

жат четыре адресных входа A1—A4, для выбора по колонке — входы B1—B4. Ячейка выбирается при напряжении высокого логического уровия, поданиом по обоим адресам. Даиные записываются в ячейку по раздельным входам W1 (запись 1) и W0 (запись иуля). Для РУЗ эти входы двойные W1A, W1B и W0A, W0B.

Для считывания даиных из памяти следует подать адрес ячейки по шинам  $A_n$  и  $B_n$ . Считанные даиные появляются на отдельных вы-

ходах R0 и R1.

Микросхема К155РУ2 (рнс. 1.121) — высокоскоростное ОЗУ с еммостью 64 бит. Даниые в ОЗУ можно записывать и считывать. При считывании информации из ОЗУ она ие разрушается. Ячейки в памяти организованы в матрицу RAM (рис. 1.121, а), имеющую 16 рядов и 4 колонки, что соответствует логической организации 16 слов по 4 бита каждое. Матрица снабжена адресиым дешифратором DC, который принимает четырехразрядиый код адреса A1—А4 и выбирает с пимощью одного из своих 16 выходов нужное четырехразрядиое словчетыре буферных входа данных D1—D4 снабжены входом разрешени записи WE. Каждый выход данных Q1—Q4 имеет открытый коллекто что упрощает соединение нескольких ОЗУ РУ2 в более сложные марицы. Даиные на выходах инвертированы относительно тех, которые записаны в памяти.

Если выбран режим записи, то входы и выходы имеют комплементариые коды. Для считывания данных из ОЗУ после фиксацив адресных данных на вход WE подается напряжение высокого уровня, а на вход доступа к нужной микросхеме памяти (условное название: вход выбора кристалла) СS—низкого. Для записи сигналов требуется установить напряжение инзкого уровня на входах управления WE и CS. Адресный код в это время также должен быть зафиксирова

Следует учесть, что в режиме считывания выбранные ячейки пам ти доступны для приема данных, поэтому логические сигиалы на шин.




Рис. 1.121. Оперативное ЗУ K155РУ2 (a) и его цоколевка (б)

требуется зафиксировать перед переключением уровней управления от низкого к высокому на входах  $\overline{\text{CS}}$  или  $\overline{\text{WE}}$ .

Микросхема К155РУ2 потребляет ток 100 мА, в варианте S 105 мА, в варианте LS 37 мА. Стекающий в открытый коллектор вы-

Таблица 1.92. Состояния ОЗУ К155РУ2

Таблица 1.93. Состояния ОЗУ К155РУ5

			1(100100								
		Вход		Вы-			Вход	ц		>	1
Режим работы	CS	WE	D <sub>n</sub>	ход Q <sub>n</sub>	S	IS S	SS SS	WE	D 8K	Выход	Режии
Запись	H H	H H	H B	B H	В	x	x	x	x	В	Ячейка не вы- бирается
Считы- вание	Н	В	х	$\overline{\overline{D_n}}$	x X H	B X H	x H B	x X H	x X H	B B B	То же э Запись 0 в ячей-
Запрет вапнен	B B	H H	H B	B	Н	Н	В	Н	В	В	ку Запись I в ячей- ку
Огалю- чение выходов	В	В	х	В	Н	Н	В	В	X	D <sub>вых</sub>	Счнтывание данных из ячей- ки, выбранной адресом

ходной ток более 24 мА. Для выбора режимов работы памяти руу служит табл. 1.92.

Микросхема К155РУ5 (рис. 1.122) — структура матричного ОЗУ с организацией 256 слов по 1 биту. Матрица имеет 16 рядов и 16 колонок запомниающих ячеек. Для выбора ячейки, куда записано требуемое одноразрядиое слово, служат два четырехвходовых дешифратора. Дешифратор X (адреса A1—A4) выбирает один из 16 рядов матрицы, а дешифратор Y (адреса B1—B4) — одиу из 16 колонок (итого, 16× ×16=256 адресов). Считывание данных ячейки и запись в ячейку проводятся усилителем считывания/записи, который имеет четыре входа управления СS1, CS2, CS3, WE, а также вход записи данных Dax и выход данных Y. Входы СS1, CS2 и CS3 открывают доступ к матрице памяти (для входов СS1 и СS2 активиый уровень — низкий, для CS3 — высокий).




Рис. 1.122. Оперативное ЗУ K155PУ5 (a) и его цоколевка (б)

По входу WE (активный уровень — низкий) разрешается запись в выбраиную ячейку. Возможные режимы работы ОЗУ К155РУ5 перечислены в табл. 1.93.

Микросхема К155РП1 (рис. 1.123) — матрица памяти. Она имеет 16 ячеек и позволяет хранить 4 слова по 4 бнта каждое. Микросхема организована по системе четырех файл-регистров, что позволяет независимо и одновремению записывать в память одно слово и считывать из нее другое.

В микросхеме РП1 каждый триггер имеет вход D, а также два входа разрешения запнси от этого входа: V и &. На входы V и & в требуемых фазах поступают разрешающие сигиалы управления от входов адресов записи WA и WB. Все входы D четырех горизонтальных линий триггеров соедниены параллельно. Число входов данных — четыре (D1—D4) — соответствует числу горизонтальных линий. Следовательно, перебирая все четыре варианта подачи напряжения низкого н высоко

го уровия на входы WA и WB, можно разрешить одному из четырех столбиков триггеров сразу защелкнуть данные, которые есть в этот момент на входах D1—D4. Данные будут храниться только в выбранном вертикальном файле (от слова file—папка для документов; в данном случае— стоящая на полке, одну папку можно снять с полки для чтения, в другую—одновременно делать записи).

Посмотреть содержимое выбранного файла можно с помощью дешнфратора считывания. Ои управляется сигналами адреса считывания RA и RB (четыре адреса). Выбрав один нз ннх, можно разрешить отображение иа выходах Q1—Q4 состояния выходов Q четырех

триггеров нужного нам столбика.




Рис. 1.123. Матрица памяти К155РП1 (а) н ее цоколевка (б)

Четырехразрядное слово, которое надо записать в память, подается на входы данных D1—D4. Логнческие уровни на входах адреса записи WA и WB будут определять расположение этого слова.

Если иа вход разрешения записи WE подано напряжение активного низкого уровня, данные поступят в ячейки выбранной одной из четырех вертикальных колонок (файлов). Данные будут прочтены на выходах в прямом (иеинвертированном) коде. Если на вход WE подано напряжение высокого уровия, входы данным и адресам будут запрещены. Условия выбора режима записи сведены в табл. 1.94.

Прямой доступ к даниым, накопленным в колоиках, осуществляется благодаря независнмым от адресов WA, WB адресам считы-

вання RA и RB. Если на вход разрешения считывания RE подано напряжение активного низкого уровня, то выбранное по адресу RA, RB слово появится на выходах Q1—Q4. Выход данным запрещается и на выходах остаются напряжения высокого уровия, когда на вход RE подается напряжение высокого уровия. Выбор режимов считывания данных из внутренних защелок отображен в табл. 1.95. Считываемые данные появляются на выходах Q<sub>n</sub>.

Выходы Q1—Q4 имеют открытые коллекторы. Такие выходы можно соединять непосредственно. При этом объединяется до 256 приборов РП1, что дает емкость устройства памяти 1024 слова по 4 бита. Можно сделать параллельное наращивание длины слова до п бит, если параллельно соединять входы разрешения и адресации нескольних микросхем РП1. Порядок выбора адреса записи данных в ОЗУРП1 соответствует табл. 1.96, где код Q=D на выходах четырех выборанных виутренних триггеров-защелок соответствует коду, присутствующему на четырех внешних входах даиных, а Q0—код, установнышийся перед сменой состояний.

Порядок выбора адреса для считывания данных из ОЗУ РП1 указан в табл. 1.97. На выходах Q1—Q4 данные появляются согласно коду адреса: С1Б1— первый бит слова 1, С2Б2— второй бит слова 2, ... С4Б4— четвертый бит слова 4.

Таблица 1.94. Выбор режимов записи в память К155РП1

Таблица 1.95. Выбор режима считывания из памяти К155РП1

	Bx	ОД	Состояние	
Режим работы	WE	Dn	впутренней защелки	
Запись даниых	н	Н	Н	
	н	В	В	
Зашелкивание данных	В	×	Без измене- ния	

		Вход	o,
Режим работы	ŔĒ	Внут- ренняя защелка	Buxog Q
Считыванне данных	н	н	Н
	H	В	В
Запрет счи- тывания	В	<b>x</b> .	В

Таблица 1.96. Состояния ОЗУ К155РП1 при записи

Таблица 1.97. Состояния ОЗУ К155РП1 при считывании

_											
Вых запи			Слово	)		Вход с			Вы	код	
WB WA	WE	1	2	3	4	RB RA	RE	Qı	Q2	Q3	Q4
HH HB BH BB	H H H B	Q=D Q0 Q0 Q0 Q0 Q0	Q0 Q=D Q0 Q0 Q0 Q0	Q0 Q0 Q=D Q0 Q0	Q0 Q0 Q0 Q= D Q0	H H H B B H B B x x	H H H B	С1Б1 С2Б1 С3Б1 С4Б1 В	C162 C262 C362 C462 B	C1Б3 C2Б3 C3Б3 C4Б3 B	C154 C254 C354 C454 B

Микросхема К155РП1 потребляет ток питания 150 м $A_{\rm F}$  варманта 15—40 м $A_{\rm F}$ . Наибольшее время задержки распространения сигнала от входов данных D до выходов Q 45 нс.

Микросхема К555ИР26 (рис. 1.124) — развитие предыдущего ОЗУ. Его структурная схема остается прежней, но выходы здесь имеют три состояния. Назначение выводов микросхемы ИР26 соответствует выводам К155ИП1.

Запись данных проводится согласно табл. 1.97, однако при считывании напряжение высокого уровня, поданиое на вывод разрешения считывания RE, переводит выходы в разомкнутое состояние Z (см. табл. 1.98). Выходы с тремя состояниями позволяют соединять 128 таких приборов. Это даст 512 мест расположения четырехразрядных слов. Ограничивающий фактор составления столь больших стеков (штабелей) памяти — чрезмерные выходные токи в момент, когда на входах

Таблица 1.98, Выбор режима считывания из

Режны	RE	внутренних ключей	Выход Q <sub>n</sub>	
Считыванне дан-	Н	Н	Н	
Запрет	H B	B x	B Z	

D2 1 D3 2 D4 3 R8 4 RA 5 R4 6 R3 7 B	K222#P26	13 12 11 10	NA WB VE PE
_B_	l	9 1	72

Рис. 1.124. Регистр памяти К555ИР26

высокого уровня. Прн дальнейшем наращиванин памяти для стекаиня этих токов следует подключать внешние коллекторные резисторы нагрузки. Как и в микросхемах РПІ, для параллельного наращивания длины запоминаемых слов требуется соединить вместе разрешающие и адресные входы соответствующего числа ОЗУ.

Потребляемый ОЗУ К555ИР26 ток питания не более 50 мА, время задержки распространения снгнала от входа даиных до выхода не превышает 45 нс.

Микросхема К155РПЗ (рис. 1.125) — регистровое ЗУ. Его основой служит 16-разрядный файл-регистр, имеющий организацию 8 слов X2 бита (т.е. слова расположены в регистре по восьми адресам). Регистр снабжен входными и выходными портами для записи и чтеиня двухразрядных слов.

Регистр памяти обслуживают три порта: порт входных даиных A, порт выходных даиных B (эти порты независимы, они имеют собственную адресацию), а также двухсекционный порт С. Секции входных и выходных даиных порта С имеют общие адресиые входы. Каждый порт имеет по три адресных входа  $A_{An}$ ,  $A_{Bn}$  и  $A_{Cn}$ , что дает восемь адресов в регистр. Эти **адреса** позволяют обмениваться с накопительным регистром восемью двухбитиыми словами.

Одиовременио можио проводить операции по трем местам расположения слов: можно записать слово через порт A. по другому адресу прочитать слово через порт B, по третьему адресу через порт C можно прочитать и записать слово. Данные из порта A пройдут в регистр памяти по выбраиному адресу, если иа вход разрешения записи  $\overline{WE}_A$  подано напряжение иизкого уровня, а затем на тактовый вход C поступает положительный перепад напряжения (от инзкого уровня к высокому).




Рис. 1.125. Трехпортовое регистровое ЗУ K155РПЗ (a) и его цоколев-

Через порт В двухбитиое слово поступит на выходы  $Q_B$ ),  $Q_B$ 1, если на вход разрешения чтения  $\overline{RE}_B$  подано напряжение низкого уровня. Этн выходы будут иметь разомкнутое Z-состояние, если на входе  $\overline{RE}_B$  присутствует напряжение высокого уровня. Считывание не зависит от наличия тактового импульса.

Через входную секцию порта С слово можно записать в регистр по одному из восьми адресов одновременно с записью по другому вдресу слова через порт А (за один положительный перепад на тактовом входе Т). Одновременная запись через порты А и С по одному

адресу считается конфликтной ситуацией. Через порт В и выходную секцию порта С можно читать два двухбитных слова одновременио. Регистр построен на двухступенчатых триггерах мастер-помощинк.

Если на входы разрешения записи WEA.С поданы напряжения инзкого уровня, триггеры-мастера примут входные данные. Данные передаются триггерам-помощникам в момент положительного перепада на тактовом входе С. Чтобы не допустить перехода двухбитных слов на другие места в регистре, следует зафиксировать код адреса, когда на входах разрешения записи и тактовом присутствуют напряжения инзкого уровня (хотя сигналы поступят триггерам-мастерам по новому адресу, но в триггеры-помощники они записаны не будут, поскольку не пришел положительный перепад тактового импульса).

Выбрать режнмы записи и чтения через порты можно с помощью табл. 1.99. Для режима хранения на входе разрешения записи  $\overline{WE}$  должно быть напряжение высокого уровня перед приходом отрицательного перепада на вход С. Этим исключается перемена данных в регистре.

Взанмное преобразование многоразрядных двоичного и двончио-десятичного кодов часто применяется в цифровой аппаратуре, Для стандартизации этих операций удобны ПЗУ.

Таблица 1.99а. Условия записи в ЗУ K155 PП3

		Bxoz	Адресовано	
Режим	С	WE	D <sub>n</sub>	в регистр
Запись	t	Н	н	н
данных	<b>†</b>	н	В	В
Хранение	t	В	Х	Без измене- ний

Таблица 1.996. Условия чтения из ЗУ К155РП3


		Вход	Выход Q <sub>п</sub>	
Режим	KE	Адресо- вано в ре- гистр		
Чтенне	H H	H B	H	
Отклю- чение	В	x	B Z	

Микросхемы К155ПР6 и К155ПР7 (рис. 1.126) — преобразователн двончно-десятичных слов в двоичные и двоичных слов в двоично-десятичные соответственно. Основа их — запоминающая матрица с организацией 32×8 (т. е. 256 бит). При изготовлений микросхемы в этой матрице ячейки соединяют в соответствии с программами преобразований. Матрицей управляет дешифратор адресов с 5 входами и 32 выходами

В табл. 1.100 дана сводка кодов на входах и выходах ПЗУ К155ПР6. Здесь на входы А0—А4 подается двоично-десятнчный код. Цифровой вес разрядов: на входе А0—1, на входе А1—2, на входе А2—4. На старших входах А3 и А4 вес соответственно 5 и 10. Вход RE разрешает преобразование при нахождении инзкого уровия. Напряжение высокого уровия на входе RE запрещает преобразование, а на выходах Q0—Q4 появляются напряжения высокого уровия. Выходы Q5—Q7 для преобразования не используются (они необходимы для получения комплементарных кодов).

В табл. 1.101 показаны состояния ПЗУ К155ПР7. Здесь на входы

A0—A4 подается двоичиый код (в таблице перечислены по порядку все 32 комбинации изтиразрядного кода). Вход  $\overline{RE}$  используется как разрешающий (по напряжению инзкого уровия). Если на этом входе



Рнс. 1.126. Постоянные ЗУ К155ПР6 и К155ПР7 (a) и их цоколевка (б)

Таблица 1.100. Логические уровни при преобразовании двоично-десятичных слов в ПЗУ К155ПР6

Нэмер	Γ		1	Вход			Да	опанрі	код і	1а вых	оде
слова	Αŧ	A3	A2	Ai	A0	RE	Q4	<b>Q</b> 3	Q2	Ql	Qυ
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18	ННННННННВВВВВВВВВВВ	HHHHHBBBBBHHHHBBBBB	НННВННННВНННВННН	ННВВНННВВНННВВН	НВНВННВНВНВНВНВНВНВНВНВНВНВНВНВНВНВНВН	H H H H H H H H H H H H H H H H H H H	Н Н Н Н Н Н Н Н Н Н Н Н В В В В В	ННННННВВВВВВВНННН	H H H B B B B H H H H B B B B H H H H	ННВВННВВННВВННВВ	НВНВНВНВНВНВНВНВНВВ
19 Любой	B	B x	B x	H X	H X	B	B	B	В	В	B

Таблица 1.101. Вход состояния при преобразовании двоичного кода в пвоично-десятичный в ПЗУ К155ПР7

	Ī		H	ход			Дв	ончно	-деся	THYHI	ый ко	д на	вых	оде
Помер слова	A4	А3	A2	Al	A0	RE	Q7	Q6	Q5	Q4	ŲЗ	Q2	Qı	Q0
0	н	Н	Н	Н	Н	н	В	В	Н	Н	н	Н	Н	н
ĭ	Н	Н	Н	H	В	Н	В	В	Н	Н	Н	Н	Н	В
	Н	Н	Н	В	Н	H	B	В	Н	Н	Н	Н	В	Н
2 3 4 5 6 7 8	H	Н	Н	В	В	Н	В	В	Η	Н	H	Н	В	В
4	H	Н	В	Н	Н	H	B	В	Η	Н	Н	В	Н	Η
5	H	Н	В	H	В	H	B	В	Н	Н	В	Н	Н	Н
6	Н	Н	В	В	H	H	B	В	Н	Н	В	Н	H	В
7	Н	H	В	В	В	H	B	В	Н	Н	В	H	В	H
8	Н	В	H	H	H	H	B	В	Н	Н	В	H	В	В
	H	В	Н	H	В	H	B	В	Н	H	В	В	Н	H
10	H	В	Н	В	H	H	B	В	Н	В	Н	Н	Н	H
11	H	В	H	B H	В	H	B	В	H	В	H	H	H	В
12	H	В	В	Н	H	Н	B	B	H	В	H	H	В	H
13	H	B B	B B	В	BH	Н	B	В	H	В	H	Н	В	В
14 15	H	В	В	В	В	H	B	В	Н	B B	H B	B H	H	H
16	В	H	H	Н	H	H	B	В	H H	В	В	Н	Н	H B
17	B	H	H	Ĥ	В	H	B	В	Н	В	В	Н	В	Н
18	В	H	H	В	H	H	B	В	Н	В	В	Н	В	В
19	В	H	H	B	В	H	В	В	H	В	B	В	H	H
20	В	H	B	H	H	H	В	В	В	н	н	H	H	H
21	В	Ĥ	B	H	В	H	ĺБ	В	В	H	H	H	H	В
22	В	H	B	B	н	H	B	B	В	H	H	н	В	й
23	B	H	B	B	В	H	ΙĔ	B	B	H	н	н	B	В
24	B	B	H	H	H	Ĥ	B	B	ã	H	Ĥ	B	H	H
24 25 26 27	В	B	H	H	В	Ĥ	Ιã	B	B	H	В	H	H	H
<b>2</b> 6	$\bar{\mathbf{B}}$	B	Ĥ	B	H	H	B	B	$\tilde{\mathbf{B}}$	H	B	H	H	В
27	B	B	Н	В	В	H	В	B	B	H	B	H	В	H
<b>28</b>	В	В	В	H	н	H	В	В	B	Н	$\bar{\mathbf{B}}$	H	В	В
<b>2</b> 9	В	В	В	H	В	H	В	В	B	H	B	В	H	Н
30 31	В	В	В	В	H	Н	В	В	В	В	H	Н	Н	Н
_31	В	В	В	В	В	H	В	В	В	В	Н	Н	Н	В
Любое	x	X	X	x	x	В	В	В	В	В	В	В	В	В

присутствует иапряжение высокого уровия, преобразование не происхолит, а на выходах Q0—Q5 появляются напряжения высокого уровня. Выходы Q6—Q7 всегда имеют высокие выходные уровни (не коммутируются). Младшие выходы Q0—Q2 имеют цифровой вес: Q0—1. Q1—2 и Q2—4. Выходы Q3—Q5—старшие. Их вес: Q3—5, Q4—10 и Q5—20.

На рис. 1.127 принедены схемы применения преобразователей. Шестиразрядный преобразователь показан на рис. 1.127, а, где МЗДР—младшие значащие десятичные разряды (1, 2, 4 и 5), а СЗДР—старшие (10 и 20). Максимальное входное число здесь 42, выходное поэтому должно содержать шесть двоичных разрядов (63>42). На рис. 1.127, б показан аналогичный преобразователь в семиразрядный




Рис. 1.127. Применение стандартных ПЗУ:

а — шестиразрядный преобразователь двоично-десятниного кода в двоичный;
 б — вналогичный двухкаскадный преобразователь;
 в — шестиразрядный преобразователь двоичного кода в двоично-десятичный

двончный код. Обратный преобразователь двоичного кода в двончнодесятичный изображен на рис. 1.127, в (максимальный выходной счет 42).

## 1.20. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ


В начале 80-х г. были разработаны малые ЭВМ, все основные узлы которых — процессор, управляющие схемы-контроллеры, постоянные и оперативные ЗУ, шиниые усилители — располагаются на одном полупроводинковом кристалле. Ранее составные части малых ЭВМ выпускались лишь в виде отдельных БИС.

Микропроцессор — основа будущей однокрнстальной ЭВМ. Главным узлом микропроцессора служит арифметико-логическое устройство — АЛУ. Кроме АЛУ, в микропроцессор входят схемы проверки на четность, цифровые компараторы, схемы ускоренного переноса.

Рассмотрим схемы ТТЛ, необходимые для выполиения основных арифметических функций иад двумя малоразрядными числами.

В табл. 1.102 приведены микросхемы ТТЛ, применяемые для выполнения арнфметнческих операции. (Основа АЛУ—сумматоры—были рассмотрены в § 1.17.)

Микросхема К155 ИП2 (рис. 1.128) — восьмира прядная схема для проверки на четность или нечетность суммы единиц входного слова с целью обнаруження ошибок прн высокоскоростиой передаче данных. Микросхема имеет два входа разрешения: четный ЕЕ (even enable) и нечетный ОЕ (odd enable). Эти входы должиы получать равноуровневые логические сигналы. Соответственио данным из табл. 1.103 можно отображать на выходах ΣΕ и Σ0 четность и нечетность суммы напряжением высокого нли инзкого уровия (ннаким или высоким уровием). К примеру, активиым напряжением высокого уровия на выходе ΣЕ будет отображена четность кода, если на вход ЕЕ подать напряжение



 $p_{\rm HC}$ . 1.128. Микросхема ИП2 для проверки четности кода (a) и ее поколевка (б)

таблица 1.102. Микросхемы, выполняющие арифметические операции

	Обозначе-	Номер микросхемы							
Серия	ине	1	2	3	4	+			
K155 KM155 K555 KM555 KM531	ип		+ +	+ + +	+ + + +	+			
K555 K531	СП	++							
74	_	85	180	181	182	280			

высокого уровня, а на входе 0Е установить низкий (тогда на выходе  $\Sigma 0$  появится напряжение низкого уровня, отображающее четность). Таким образом, выходы микросхемы К155ИП2 можио непосредственно подключать ко входам других схем ТТЛ, будь их активный уровень высоким или инзким.

Если на входах 10—17 код нечетный, на выходе Σ0 будет напряжение высокого уровия (иа выходе ΣЕ — активный низкий уровень). Если соединить входы ЕЕ и 0Е н подавать иа них напряжение высокого и низкого уровия, на выходах Σ0 и ΣЕ получим инверсные логические уровни

Проверить четность девятиразрядного слова можно, используя оба входа разрешения, между которыми следует включить инвертор. Для проверки четности числа высоких активных входных уровней девятый разряд данных следует присоединить к ОЕ, а от вывода ОЕ к ЕЕ по-

Таблица 1.103. Состояния в схеме проверки четности K155ИП2

	Bx	од	Вы	ход
Сумма высоких удовней на входак 10—17	EE	0E	ΣΕ (чет- ная)	∑0 (не- чет- ная)
Четная Нечетная Четная Нечетная х	B B H H B	H H B B H	B H H B H	H B B H H B

Таблица 1.104 Состояния в схеме проверки на четность К531 ИП511

Вход	Вы	Выход		
Число высоках уровней на ахода 10—18	ΣΕ	Σ0		
Четное	В	Н		
Нечетное	Н	В		

дать сигнал через инвертор. Для проверки четности числа принятых активных инзких уровней следует девятый разряд данных ирисоединить к ЕЕ, а сигнал от ЕЕ через нивертор подать иа 0Е. Наращивание длины слова можно сделать за счет последовательного соединения микросхем ИП2, причем выходы ΣЕ и 20 предыдущей микросхемы надо соединить со входами ЕЕ и 0Е последующей.

Мнкросхема К155ИП2 потребляет ток 56 мА, наибольшее время задержки распространення сигнала от входов до выхода ΣЕ составляет 68 ис. Аналогичная задержка до выхода Σ0 составляет 48 ис.

Микросхема К531ИП5П (рнс. 1.129) — девятиразрядная схема проверки иа четность суммы единиц входного слова. Микросхема имеет девять входов 10—18, образующих три одинаковых логических узла А, Б, В, а также два выхода ΣЕ (выход четности суммы единиц входного




Рис. 1.129. Микросхема ИП5 для проверки четности кода (а) и  $e^{c}$  цоколевка (б)

слова) н  $\Sigma 0$  (выход нечетности). Назначение данной микросхемы соответствует К155ИП2. Состояния ее выходов в зависимости от числа высоких логических уровней, присутствующих на входах 10—18, сведены в табл. 1.104.

НЫ Микросхему ИП5 можно применить для проверки на четность слов, имеющих число разрядов большее, чем девять. Например, при длине слова 81 бит следует брать десять микросхем ИП5: девять из них создадут 81 вход, к девяти входам 10—18 десятой микросхемы следует подключить выходы  $\Sigma E$  первых девяти микросхем. Результат проверки получим иа выходах  $\Sigma E$  и  $\Sigma E$  десятой микросхемы. Время проверки на четность такой двухступенчатой схемой 81-разрядного слова ие превышает 40 нс. Ток, потребляемый одной микросхемой К531ИП5П, составляет 105 мА, время задержки распространения сигнала не более 21 нс.

Микросхема К155ИПЗ (рис. 1.130) — четырехразрядное, скоростное АЛУ. Оно может работать в двух режимах, выполняя лнбо 16 логических, лнбо 16 арифметических операций. Для получения максимального быстролействня при обработке длинных цифровых слов в схеме АЛУ (рнс. 1.130, а) присутствует внутренняя СУП.

На входы  $\overline{A0}$ — $\overline{A3}$  (активные уровии — инзкие) подается четырехразрядное слово A (операид A), на входы  $\overline{B0}$ — $\overline{B3}$  — аиалогичное слово-операнд В. Арифметико-логическое устройство имеет четыре входа выбора S0—S3, с помощью которых можно выбрать  $2^4$ =16 функций устройства. Реально число этих функций в 2 раза больше: с помощью входа M (mode control) переключаются режимы и АЛУ выполняет либо 16 арифметических операций, либо генерирует 16 логических функций двух переменных.

На входе  $C_n$  принимается входной сигнал переноса. Результат выполнения одной из 32 выбранных функций АЛУ появляется на выходах  $\overline{F0}-\overline{F3}$  (активные уровни — низкне). На выходе выделяется сигнал переноса (после четырех разрядов). Этот сигнал подается на вход  $C_n$  следующего АЛУ при составлении схем АЛУ большей емкости. Микросхема ИПЗ имеет три вспомогательных выхода: A=B — выход компаратора, отображающий равенство операндов (выход имеет открытый колектор),  $\overline{G}$  — выход генерации переноса,  $\overline{P}$  — выход распространения переноса. Выходы  $\overline{G}$  и  $\overline{P}$  имеют активные инзкне уровни.

Мнкросхема К155ИПЗ управляется параллельными входами выбора S0—S3 и входом управления режимом М. Если на входе М напряжение высокого уровия, запрещаются все внутрениие переносы и прибор будет исполнять логические операции поразрядно. При напряжении инзкого уровия на входе М переносы разрешаются и будут выполняться арифметические операции иад двумя четырехразрядными словами. За счет полной внутренией СУП сигнал переноса на выходе  $C_{n+1}$  появляется при каждом входиом сигнале переноса, поступнвшем на вход  $C_n$ . Для организации переноса между корпусами АЛУ, объеминяемыми в многоразрядную схему, используются выходы  $\overline{P}$  и  $\overline{G}$ . Данные, появляющиеся на них, не зависят от состояния входа переноса  $C_n$ .

Еслн от многокорпусного АЛУ не требуется максимальное быстродействие, можно использовать простой режим пульсирующего переноса. Для этого выход переноса  $C_{n+4}$  соединяют со входом переноса  $C_n$  следующего АЛУ. Для обеспечения высокоскоростных операций следует включать между приборами  $K155 M\Pi 3$  специальную микросхему уско-

ренного переноса К155ИП4. Один корпус ИП4 (см. рис. 1.132) может обслуживать четыре АЛУ ИП3.

На выходе компаратора, т. е. на выходе отображения эквивалентпостн A=B, будет напряжение высокого уровня, если на всех четырех выходах F оказались высокие логические уровни. Этот выход применя-





Рис. 1.130. Арифметическо-логическое устройство ИПЗ (a) и его цоколевка (б)

ется для отображения логической эквивалентности четырехонтных слов, еслн АЛУ работает в режиме вычитания. Выход A=B имеет открытый коллектор, что дает возможность объединить несколько таких выходов по схеме «проволочное И». Таким способом можно срав-

$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	2 3 4 5 7 KISSHII3 8 9 10 11	24 58 23 A1 22 B1 22 B1 20 B2 19 A3 10 B3 17 G 18 G 17 G 18 G 18 G 18 G 18 G 18 G 18 G 18 G 18
			FJ

Рис. 1.131. Входы и выходы АЛУ



Рнс. 1.132. Схема ускоренного переноса ИП4 (a) н ее цоколевка (б) 12\*

иивать слова, длина которых превышает 4 бит. Сигнал выхода A=B можно использовать совместно с сигналом  $C_{n+4}$  для выясиения соотношения: A>B или A<B.

Арифметическо-логическое устройство может работать с высокичи (рис. 1.131, 6) или инзкими (рис. 1.131, a) активными логическими уровиями. В зависимости от этого меняются знаки инверсин на входах и выходах (рис. 1.131), а также получаются различные таблицы соответствия логических и арифметических функций кодам выбора функции (входы S0—S3). В табл. 1.105 показан выбор функций Алу при высоких активных уровнях операндов и выходов.

В табл. 1.106 приведены аналогичные данные для активных низких уровней. В обенх таблицах дан перечень арифметнческих операций без переноса и с переносом по входу C<sub>n</sub>. Операции с переносом отличаются на единицу. При операции A+A каждый бит сдвигается на одну (старшую) лознцию.

Микросхема АЛУ К155ИПЗ потребляет ток 150, К531ИПЗ — 220 и К555ИПЗ — 37 мА. Время задержки распространения сигнала от

Таблица 1.105. Выбор функций АЛУ ИПЗ при высоких активных уровиях

Вы	бор	фунь	сции	Выходные да	виные при активных	высоких уровнях		
<b></b>		•		Логические функ- ции (на входе	Арифметические операции (на входе М напряжение низкого уровня)			
<b>5</b> 3	52	Si	S0 	М — напряжение высокого уровня)	С <sub>п</sub> = В (без переноса)	$\vec{c}_{n} = H$ (с переносом)		
Н	Н	Н	Н	Ā	A	A + 1		
Н	Н	Н	В	$\overline{A + B}$	A + B	(A + B) + 1		
Н	Н	В	Н	ĀB	A+B	$(A + \overline{B}) + 1$		
Н	Н	В	В	0	-1	0		
Н	В	Н	Н	ĀB	$A + A\overline{B}$	$A + \overline{AB} + 1$		
н	В	Н	В	B	$(A + B) + A\overline{B}$	$(A+B)+A\bar{B}+1$		
Н	В	В	Н	A ⊕ B	A-B-1	A B		
Н	В	В	В	ΑB	AB — 1	ĀB		
В	Н	Н	Н	$\overline{A} + B$	A + AB	A + AB + 1		
В	Н	Н	В	A -+ B	A + B	A + B + 1		
В	Н	В	Н	В	$(A + \overline{B}) + AB$	$(A + \overline{B}) + AB + AB + AB$		
В	Н	В	В	AB	AB 1	AB		
В	В	Н	Н	l i	A + A	A+A+1		
В	В	Н	В	A+B	(A + B) + A	(A+B)+A+		
В	В	В	В	A + B	$(A + \overline{B}) + A$	$(A+\overline{B})+A+1$		
В	В	В	В	A	A 1	A		

Таблица 1.106. Выбор функций при иизких активных уровиях перандов

134	"бор	фуш	кин	Выходные д	анные при активных	низких уровнях
			00	Логические функ- ции (на входе	Арифметические ог напряжение	перацин (на входе М — низкого уровня)
51	S2	S1	S <sup>0</sup>	М — напряжение высокого уровня)	С <sub>п</sub> = Н (без переноса)	Н <sub>п</sub> = В (с переносом)
H	Н	Н	Н	Ā	A — 1	A
H	Н	Н	В	ĀB	AB — 1	AB
Н	Н	В	H	$\bar{A} + B$	AB — 1	AB
Н	Н	В	В	1	-1	0
Н	В	H	Н	$\overline{A + B}$	$A + (A + \overline{B})$	$A + (A + \overline{B}) + 1$
Н	В	Н	В	B™	$AB + (A + \overline{B})$	$AB+(A+\overline{B})+1$
Н	В	В	H	$\overline{A \oplus B}$	A B 1	A — B
Н	В	В	В	$A + \overline{B}$	$A + \overline{B}$	$(A + \overline{B}) + 1$
В	H	Н	H	ĀB	A + (A + B)	A + (A + B) + 1
В	Н	Н	В	A ⊕ B	A + B	A+B+1
В	Н	В	Н	В	$A\overline{B} + (A + B)$	$A\overline{B} + (A + B) + 1$
В	H	В	В	A+B	A + B	(A + B) + 1
В	В	H	Н	0	A + A	(A + A) + I
В	В	Н	В	ΑĒ	AB+ A	AB + A + 1
В	В	В	Н	AB	$A\bar{B} + A$	AB + A + 1
В	В	В	В	A	A	A + 1

входов  $\overline{A}_1$ ,  $\overline{B}_1$  до выходов  $\overline{F}_1$  составляют (соответственно): 42, 17 и 32 ис. Наибольшее время задержки распространения сигнала (50, 23 и 41 ис) наблюдается от входов  $\overline{A}_1$ ,  $\overline{B}_1$  до выхода  $C_{n+4}$ .

Микросхема К155ИП4 (рнс. 1.132) — высокоскоростная схема ускоренного переноса. Она применяется при каскадировании АЛУ, имеющих емкость 4 бит и более. Микросхема ИП4 может обслуживать четыре АЛУ ИП3. Она имеет вход приема сигнала переноса  $C_n$  (активный уровень — высокий) и четыре пары входов  $G_1$  и  $P_1$ . Входы  $G_1 - G_4$  (для сигналов генерации переноса) и  $P_1 - P_4$  (распространения переноса) согласованы с аналогичными выходами АЛУ ИП3. Активные уровни для входов  $G_1$  и  $P_1$  — низкие. На трех выходах СУП выделяются три сигиала переноса  $C_{n+x}$ ,  $C_{n+y}$  и  $C_{n+z}$  (с высокими активными уровнями), требуемые для работы обслуживаемых АЛУ. Микросхема ИП4 имеет также два вспомогательных выхода:  $P_1$  — распространение переноса,  $G_1$  — генерация переноса (активные уровии —

низкие). Эти выходы необходимы для построения систем ускоренного переноса болсе высокого порядка.

На выходах СУП ИП4 выполняет следующие логические функции.

$$C_{n+x} = GI + PI C_n, \qquad (1.14)$$

$$C_{n+y} = G2 + P2G0 + P2P1C_n,$$
 (1.15)

$$C_{n+z} = G3 + P3G2 + P3P2G1 + P3P2P1C_n,$$
 (1.16)

$$\overline{G} = \overline{G4} + \overline{P4G3} + \overline{P4P3G2} + \overline{P4P3P2G1},$$
 (1.17)

$$\overline{P} = \overline{P4P3P2P1}. \tag{1.18}$$

Данные на выходах  $C_{n+x}$ ,  $C_{n+y}$ ,  $C_{n+z}$ ,  $\overline{G}$  и  $\overline{P}$  в зависимости от кодов на входах сведены в табл. 1.107—1.111.

Таблица 1,107. Данные на выходе Сп+х СУП ИП4

Вход Выход C<sub>n+x</sub> ĞΪ घ В Н В Н Н Любые другие входные уровии

Таблица 1.108. Данные на выходе Cn+v CYII HII4

	Вход							
<u>G</u> 2	Ğī	P2	PI	C <sub>n</sub>	C"+A			
H x x	X H x	x H H	x x H	x x B	B B B			
Любые другие выходные уровин								

На рис. 1.133, а показано присоединение генератора ускоренного переноса ИП4 к одному АЛУ ИПЗ прн активных инзких логических уровнях. Для активных высоких уровней схема соединения СУП к АЛУ не меняется (рис. 1.133, б), однако входы и выходы как СУП, так и АЛУ, где генернруется перенос, удобнее перенменовать. Микросхема ИП4 для рнс. 1.133, б выполняет следующие логические функ-HRR:

$$\overline{C}_{n+x} = \overline{Y1}(X1 + C_n), \tag{1.19}$$

$$\overline{C}_{n+y} = \overline{Y2} [X2 + \overline{Y1} (X1 + C_n)],$$
 (1.20)

$$\overline{C_{n+z}} = \overline{Y3\{X3 + Y2[X2 + Y1(X1 + C_n)]\}}, \tag{1.21}$$

$$\overline{C}_{n+z} = \overline{Y3\{X3 + Y2[X2 + Y1(X1 + C_n)]\}}, 
Y = Y4(X4 + Y3)(X4 + X3 + Y1)(X4 + X3 + Y3)$$

$$Y = Y4(X4 + Y3)(X4 + X3 + Y1)(X4 + X3 + Y1)$$
  
+  $X2 + Y1),$  (1.22)

$$X = X4 + X3 + X2 + X1$$
. (1.23)

В табл. 1.112 показаны соотношения между операндами А и В, логическим уровнем на выходе переноса  $C_{n+4}$  и входным переносом  $C_n$ Мнкросхема К155ИП4 потребляет ток 72, К531ИП4П 109 мА. Время задержки распространения сигнала от входов до выходов не превышает для К155ИП4 — 22, для К531ИП4П — 10 нс.

таблица 1.109. Даниые на выходе Сп+2 СУП ИП4

Таблица 1.110. Даниые на выходе СУП ИП4

	Вход		Выход	Bxo	Д	Выход		
<u>03.05.01</u>	P3 P2 PI	Cn	C <sub>n+z</sub>	G4 G3 G2 G1	P4 P3 P2	Ğ		
H x x x x H x x X X H x x X	x x x H x x H H x H H H	x x x B	B B B	H x x x x x H x x x x H x x x H x	x x x H x x H H x H H H	   H   H   H		
Любые входные	другие уровни		Н	Любые входные ур	другие оовин	В		

Микросхемы К555СП1 н К531СП1 (рис. 1.134) — четырехразрядные инфровые компараторы. Компаратор СПП имеет 11 входов. Четыре пары входов принимают для анализа два четырехразрядных слова АО-

АЗ и B0-В3. Трн входа I(A < B), I(A = =B), 1(A>B) нужны для создания схемы наращивания, т. е. увеличения емко-

сти компаратора.

Компаратор имеет три выхода результатов анализа: А>В. А=В и А<В. Все возможные комбинации поразрядных соотношений входных кодов, а также уровней на входах каскадировання сведены в табл. 1.113, где показаны соответствующие результирующие уровни на выходах A>B, A=B н A<B. Шесть последних строк таблицы отображают режим наращивания каскадов, которое может быть последовательным

Таблица 1.111. Данные на выходе Р СУП ИП4

	Вход								
<u>P</u> 4	_ Выход <u>Р</u>								
Н	Н	Н	Н	н					
Любые ные ур	е др овнн	угне	вход-	В					

илн параллельным. При последовательном наращиванни выходы А>В, А=В н А<В от схемы, анализнрующей младшие разряды, следует присоединить к одноименным входам последующего каскада. Этим способом при двух компараторах СП1 можно сравнивать два восьмиразрядных слова. Нетрудио подсчитать число каскадов для любой большей длины слова. Однако каждый последовательный каскад добавит время задержки распространения сигнала 15 нс. Для правильной работы многокаскадного компаратора на входы первой мнкросхемы

Таблица 1.112. Определение соотношения операндов А и В с помощью СУП ИП4

Вход Сп	Выход переноса С п+4	Активные уровин низкие	Активиые уровин высокие	Вход Сп	Выход переноса С <sub>n+4</sub>	Активиые уровин иизкие	Активные уровии высокие
ВВ	B	A ≥ B	A < B	H	B	A > B	A < B
	H	A < B	A > B	H	H	A ≤ B	A ≥ B




Рис. 1.133. Присоединение СУП к АЛУ

I(A>B) и I(A<B) следует подать иапряжения высокого уровия, а на вход I(A=B) — низкого.

На рис. 1.135 показана схема параллельного компаратора для двух 24-разрядных слов. Здесь младший (нижинй в схеме) компаратор СП1 используется как четырехразрядный, четыре старших — как пятиразрядные (входы I(A>B) и I(A<B) служат пятой парой разрядных входов, т.е. А4 и В4 соответствению). На входы I(A=B) старчих компараторов подано напряжение нулевого уровня. Таким способом и одиночную микросхему СУП1 можно использовать как пятиразрядный компаратор.

## 1.21. ЖДУЩИЕ МУЛЬТИВИБРАТОРЫ И АВТОГЕНЕРАТОРЫ

В составе серий ТТЛ имеется несколько аналого-импульсных схем — ждущих и управляемых по частоте мультивибраторов. Они по- зволяют простейшим способом сформировать симхронизированные так-




Рис. 1.134 Цифровой компаратор СП1 (а) н его цоколевка (б)

товые последовательности импульсов, расширить длительность коротких импульсов, сформировать импульсы разрешения нужиой длительности, надежно отмерить интервалы времени до единиц минут, построить петли фазовой автоподстройки.

Микросхема К155АГ1 (74121, рис. 1.136) — одноканальный ждушнй мультивибратор. Он формирует калиброванные импульсы с хорошей стабильностью длительности. Мультивибратор содержит внутрениюю ячейку памяти — триггер с двумя выходами Q и Q. Поскольку оба выхода имеют наружные выводы (6 и 1 соответственно), разработчик получает от микросхемы парафазный сформированный импульс. Триггер имеет три импульсных входа логического управления (установки в исходное состояние) через элемент Шмитта. Вход В (активиый перепад —

положительный) дает прямой запуск триггера, входы А1, А2 — ниверс-

ные (активный перепад — отрицательный).

Сигнал сброса, т. е. окончания импульса в триггере, формируется с помощью RC-звена: времязадающий конденсатор C, подключается между выводами микросхемы 10 и 11, резистор R<sub>т</sub> включается от вывода 11 к положительной шине питания 5 В.

На кристалле схемы (между выводами 11 и 9) имеется внутренний интегральный резистор R<sub>ын</sub> с иоминалом примерно 2 кОм. Зависимость длительности выходного импульса тымх от иоминалов R<sub>т</sub> и C<sub>т</sub> представлена на диаграмме (рис. 1.127, в). Если гребуемый номинал R, < «Rвн, можно использовать только внутренний резистор (т. е. нодать пн. тание 5 В на вывод 9 и подключить С, между выводами 10 и 11).

Длительность выходного импульса можно не только определить по днаграмме, но и подсчитать

$$\tau_{\text{RMx}} = C_{\tau} R_{\tau} \ln 2 \approx 0.7 C_{\tau} R_{\tau}. \tag{1.24}$$

Если  $R_{\tau} \to \infty$  и  $C_{\tau} = 0$  (т. е. эти элементы отсутствуют) длительность выходного импульса тами будет не более 35 ис. Включение этих элементов удобно для генерации импульсов сброса (на цифровой плате дополнительные RC-элементы — ннородные детали). Длительность импульса мало зависит от температуры и питающего напряжения. Желательно включать RC-фильтр в цепь питания мультивибратора.

В табл. 1.114 дана сводка сигналов логического управления мультивибратором АГ1. Первые четыре строки здесь показывают зависимость статических выходных уровней Q и Q от логических уровней на входах A1. A2. В (установка триггера в исходиое состояние). Нижияя часть табл. 1.114 содержит пять условий генерации одного выходиого импульса и указывает фазу сигналов на выходах Q и  $\overline{\mathsf{Q}}$ . Отклик с длительностью тами получается при положительном перепаде на входе В

Таблица 1.113. Состояния цифрового компаратора СП1

1	Зход сравнен	ия данных	Вход на	аращивания	каскадов	
A3, B3	A2, B2	Al. Bi	<b>A</b> 0, B0	1 (A>B)	1 (A <b)< th=""><th>1 (A≕B)</th></b)<>	1 (A≕B)
A3>B3 A3 <b3 A3=B3 A3=B2 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3</b3 	x A2>B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2	x x x A1>B1 A1 <b1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1</b1 	x x x x x x x A0>B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0	x x x x x x x B H H x B	х х х х х Н ь Н х В Н	*

илн при отрицательном, подаином на вход A1 (нли A2). На неиспользуемые входы надо подавать сигналы согласно последним пяти строкам табл. 1.114. Вход В можно использовать как разрешающий (с высоким

Мультивибратор АГ1 нельзя перезапустить, пока не истекло воемя Запущенный мультивибратор иечувствителен ко входным сигналам А1, А2 и В. Входиая схема с триггером Шмитта обеспечивает належный запуск (по входу В) при медленно нарастающем напряжении запуска (например, даже при скорости нарастания фронта запуска 1 В/с). Помехоустойчивость по входам — 1,2, по питанию — 1.5 В.

Плительность выходных импульсов можно менять от 30 нс до 0,28 с. номиналы резисторов следует выбирать в пределах 2-40 кОм, а конленсаторов 10 пФ — 10 мкФ.

Пнаграммы выходных и запускающих по входам А. В нипульсов приведены на рис. 1.137. Здесь для обычного исполнения средний уровень

1]cp = 1,3 В, для варианта LS уровень U<sub>ср</sub>=1,5 В; условия нагрузки: С<sub>н</sub>= = 15  $\pi\Phi$ ,  $R_{H} = 400$  OM.

Микросхемы К155АГЗ и К555АГЗ (DHC, 1.138, a, b) — два ждущих мультивибратора с возможностью перезапуска. Каждый мультивибратор имеет выходы Q и Q, вход сброса R (активный уровень — иизкий) и два входа запуска В — прямой с активным высоким уровием и А — ниверсиый с активным низким уровием. На рис. 1.138, в показано подключение времязадающих элементов R, н C, к вы-




Рис. 1.135. Схема сравнения двух 24-разрядных слов

	Выход	
A>B	A <b< th=""><th>A=B</th></b<>	A=B
В Н В Н В Н В Н Н Н Н В	нвнвнвнвнннв	H H H H H H H H B B H H

водам каждого мультивибратора, на рис. 1.138,  $\varepsilon$  — подключение инзковольтного электролитического кондеисатора большой емкости ( $U_{\text{проб}} < \varepsilon$  | B).

Для микросхемы К155АГЗ длительность импульса (при Ст>1000 пф)

можно подсчитать по формуле:


$$\tau_{\text{RMX}} = 0.28R_{\tau} C_{\tau} (1 + 0.7/R_{\tau}) \tag{1.25}$$

либо выбрать иоминалы  $R_{\tau}$  и  $C_{\tau}$  по графикам (рис. 1.138, д).

Для микросхемы К555АГЗ:

$$\tau_{\text{BMX}} = 0,45R_{\tau} C_{\tau}. \tag{1.26}$$

Выходиые и управляющие сигиалы для одиого мультивибратора  ${\bf R3}$  микросхемы AГ3 сведены в табл. 1.115. Первые три ее строки показывают, как с помощью статических уровией, подаиных на входы  $\overline{\bf R}$ ,  $\overline{\bf A}$  и В, можно установить иапряжение высокого уровия на выходе  ${\bf Q}$  (на выходе  $\overline{\bf Q}$  — низкого). В последние три строки сведены комбинации уровией, а также импульсных перепадов (положительные на входах  $\overline{\bf R}$  и В, отрицательный на входе  $\overline{\bf A}$ ), дающие выходиой импульс.






Рис. 1.136. Мультивибратор АГ1 (а), его схема включения (б) и  $^{33}$ - висимость длительности выходного импульса от номиналов  $R_{\tau}$  и  $C_{\epsilon}$  (в)

таблица 1.114. Управление и сигналы мультивибратора К155АГ1

	Вход		Вы	юд		Вход		Вы	ход
ĀĪ	$\overline{A^2}$	В	Q	Q	ĀĪ	Ā2	В	Q	Q
H x x B B	x H x B	B B H x B	н н н -   _	B B B	↓ ↓ H x	B ↓ x H	B B ↑		シブンシ

Таблица 1.115. Сигиалы управления для мультивибратора из микроскемы AГ3

	Вход		Вы	<b>ход</b>		Вход		Вы	лод
Cópoc R	Ā	В	Q	Q	С <b>бр</b> ос <b>R</b>	Ā	В	Q	Q
H x x	х В х	x x H	Н Н Н	В В В	B B	H ↓ H	↑ B B	  -   -   -	

Если согласно этим условиям мультивибратор  $A\Gamma 3$  запущеи, выходной импульс можно продолжить, подав на вход  $\overline{A}$  — напряжение инзкого уровня (или иа вход B — высокого). С момента этой дополнительной операции — перезапуска до окончания импульса пройдет время  $T_{\text{вых}}$ , определяемое времязадающими элементами  $R_{\tau}$ ,  $C_{\tau}$ . Выходной импульс можно оборвать, подав на вход сброса  $\overline{R}$  напряжение низкого




Рис. 1.137. Диаграммы запуска мультивибратора АГ1: a — отряцательным импульсом;  $\delta$  — положительным импульсом







Рис. 1.138. Мультивибратор. АГЗ:

a — обозначение;  $\delta$  — структур. ная схема и цоколевка;  $\epsilon$  — подключение элементов  $R_{\chi}$  и  $C_{\chi}$ :  $\epsilon$  — подключение низко. вольтного кондейсатора;  $\delta$  — днаграмма зависимости дли. тельности импулься от номина. лов  $R_{\chi}$  и  $C_{\chi}$ 








уровня. Максимальное время выходного нмпульса 40 ис, поскольку паразитная емкость вывода  $R_{\tau}/C_{\tau}$  на землю около 50 пФ.


Если оба ждущих мультивибратора в микросхеме АГЗ включить по кольцевой схеме, то можно построить мультивибратор-автогеиератор (см. рис.  $2.83, \delta$ ).


Потребляемый микросхемой K155AГ3 ток составляет 66 мА, для K555AГ3—20 мА; стекающий коллекторный ток выходов может быть 10 40 мА.

Микросхема K531ГГ1 (рнс. 1.139, a) — генератор, частота которого управляется напряжением. Он содержит два мультивнбратора-автогене-

Рнс. 1.139. Двухкаиальный мультивибратор K531ГГ1: a-pасположение выводов; 6- зависимость частоты автогенсрации от емкости кондеисатора  $C_{\bf q}$ : a- характеристика управления частотой







ратора, у каждого из которых имеются входы управлення частотой (УЧ) и днапазоном частоты (Д). Для фиксирования частоты генерации (если на вход Д подано напряжение высокого уровня, а на вход УЧ—низкого) к выводам 4,5 (или 12, 13) требуется подключить едииственный элемент: либо кондеисатор С , либо пьезоэлектрический резонатор.

На выходах мультивибраторов получаем меандр с частотой,  $\kappa$  , рую можно рассчитать по уравиению

$$f_0 = (5 \cdot 10^{-4})/C_{\tau}$$
 (1.27)

либо выбрать по графику (рис. 1.139,  $\delta$ ).

Для маломощного исполнения данной микросхемы выходная частота окажется в 5 раз меньшей при той же емкости конденсатора С т. Для К531ГГ диапазон выходной частоты составляет 1 Гц...60 МГц и более. Потребляемый микросхемой ток питання составляет 110...150 мА. Выходной ток нагрузки не должен превышать 20 мА.

По входу разрешения  $\overline{E1}$  выходную последовательность можно запретить, если подать на вход  $\overline{E1}$  напряжение высокого уровия. При напряжении низкого уровия на входе  $\overline{E1}$  начиется генерация (в схеме LS124 она продолжается независимо от сигиала  $\overline{E1}$ ). Для повышения стабильности генерации микросхема имеет четыре вывода питания. Два из них (16 и 9) принадлежит выходным буфериым каскадам обоих мультивнбраторов, через другую пару выводов (15 и 8) питание передается на автогенераториую часть схемы и на каскады управления частотой. Несмотря на такую развязку по питанию, одновременная работа двух мультивнбраторов из одной микросхемы как генераторов, частота которых управляется напряжением (ГУН), не рекомендуется.

На рис. 1.139, в показаны графики управления частотой ГУН. При фиксированном напряжении днапазона  $U_{\pi}$  (например,  $U_{\pi}$ =3,5 B), регулируя напряжение  $U_{y\pi p}$  на входе управления частотой УЧ в пределах




Рис. 1.140. Две типовые схемы применения микросхемы К531ГГ1

1,5...4 В, можио изменить выходную частоту почти на +20 %. При С  $_{\tau}$  = =2 пФ,  $U_{y\pi p}$  = 4 В и  $U_{д}$  = 1 В минимальное значение частоты автогенерации равно 60, а максимальное 85 МГц.

На рис. 1.140 показаны две типовые схемы применения микросхемы К531ГГ1. В них мультивибратор (рис. 1.140, а) работает как задающий кварцевый (частота f<sub>1</sub>), а мультивибратор (рис. 1.140, б) как ГУН.

Петля ФАП (рнс. 1.140, а) использует простой фазовый компаратор ФК, например исключающее ИЛИ (см. рис. 1.34). В схеме имеется два делятеля частоты: на коэффициент M и на N. Поскольку после захвата на схему ФК должны приходить равные частоты (опорная  $f_1/M$  и выходиая  $f_0/N$ ), нетрудио вычислить, что при  $f_1/M = f_0/N$  частота

$$f_0 = (N/M) f_1.$$
 (1.28)

Если быстродействия ФК недостаточно, коэффициенты деления обоих делителей можно попытаться увеличить в K раз, выходная частота от этого ие изменится.

На рис. 1.140, б показана схема петли ГУН, где в качестве ФК использован компаратор (сравниватель) К531СП1 параллельных цифровых слов (а не последовательных потоков). Такое решение более надежно для высоких частот. Для исключения паразитной автогенерации параллельно инзкочастотному кварцевому резонатору полезно подключать конденсатор емкостью 5...15 пФ.

## 2. ЦИФРОВЫЕ МИКРОСХЕМЫ КМОП

Из миогочислениых серий цифровых микросхем иа полевых транзисторах ианбольшее распространение получили серии микросхем КМОП.

Сокращение КМОП — это начальные буквы четырех слов нз полиого определении: комплементарные полевые траизисторы со структурой металл — окисел — полупроводиик. Слово комплементарный переводится как взаимио дополняющий. Так называют пару траизисторов, сходных по абсолютным значениям параметров, но с полупроводниковыми структурами, взаимно отображенными как бы в виде негатива и позитива. В биполярной схемотехинке — это траизисторы п-р-п и р-п-р, в полевой р-канальные и п-канальные. Здесь р — первая буква слова positive, п— пеgative.

Интересио, что на первых этапах развития биполярных цифровых микросхем предсказывали широкое распространение комплементарных биполярных логических элементов на р-п-р в п-р-п транзисторах. К примеру, если в ТТЛ удалось бы заменить выходной каскад на двухтактный комплементарный, принципиально повысилась бы экономичность элемента. Однако биполярная комплементарная траизисторная логика не прижилась из-за трудности изготовления на кристалле большого количества компактных по площали и высококачественных по параметрам интегральных р-п-р траизисторов.


Напомним, что в аналоговой схемотехнике, где р-п-р транзисторы просто необходимы как для упрощения схемотехники, так и для улучшения свойств усилителей, проблема создания хороших р-п-р транзисторов для технологов все еще существует. Поэтому реально биполярные

микросхемы ТТЛ имеют на выходе так называемый квазикомплементариый каскад. На кристалле делают только n-p-n транзисторы. Эта ком. промиссная схема элемента ТТЛ оказалась оптимальной и перспектинной на многие десятилетия.

Псрвые попытки выпускать серии простых полевых элементов, сходных по схеме с РТЛ (см. рпс. 1.1, в), к успеху не привели. Логические элементы получались крайне медлеииодействующими, поскольку внутрениее сопротивление канала у полевого транзистора на порядок больше, чем сопротивление между коллектором в эмиттером насыщенного биполярного траизистора. Одиополярные микросхемы МОП не отличались ни помехоустойчивостью, ии малой потребляемой мощиостью. Хорошне результаты дало применение двуполярного инвертора, построенного на комплементарной полевой паре.

## 2.1. УСТРОЙСТВО И СВОЙСТВА ЛОГИЧЕСКОГО ЭЛЕМЕНТА КМОП

На рис. 2.1, a показано условио поперечное сечение р-каиального полевого транзистора VT1, к которому подключен управляющий переключатель S1, подано иапряжение питания  $U_{\text{и.п.}}$  в присоединен резистор иагрузки стока  $R_{\text{с.}}$  Транзистор VT1 имеет объем кремния с электрониой проводимостью. Этот объем называется п-подложка. Методом



Рыс. 2.1. Включение р-канального МОП-транзистора (а) и схема (б) для снятия его передаточной характеристики (в)

диффузии в объеме сделаны две области с повышениой концентрацией положительных носителей — дырок. Это области истока И и стока С с проводимостью р<sup>+</sup>. Знак «+» означает повышениую концентрацию иосителей. Чем запас носителей больше, тем больше может быть плотность тока в канале и тем значительнее крутизна полевого транзистора.

На поверхиости п-подложки (это левая вертикальная плоскость на рис. 2.1, а) создают специальным окислением поверхиости кремния высококачественный слой кварцевого стекла SiO<sub>2</sub>. Толщина этого слоя около 1 мкм. Поверх слоя SiO<sub>2</sub> напыляется металл—алюминий. Если транзистор VT1 в схему не включен, его исток не связан со стоком электрически, так как между этими областями р+ находится п-кремий подложки.

Подложку П иадо присоединить к самой положительной по потенциалу точке схемы, в данном случае это провод  $U_{n.n.}$ . Исток также присоединяем к этому проводу. Из области истока положительные носители р теперь могут уходить в каиал к отрицательному полюсу питания —  $U_{n.n.}$  если к нему присоединить электрод истока И.

"В этом транзисторе каиал создается методом электростатической индукции. Канал проводимости иаведется, когда через переключатель \$1 присоедниим затвор 3 траизистора VT1 к низкому входному уровию Н На затворе относительно подложки скопится отрицательный заряд, иа поверхности получроводника — положительный. Нетрудно видеть, что в этом случае области р+ замкнуты положительный носителями, поэтому через каиал VT1 и резистор иагрузки  $R_c$  течет ток стока  $I_{C,a}$  иа выходе имеется высокий уровень напряжения  $U_{\text{вых}} = U_{\text{вых}}^1$ . Таким образом получилась условиая схема полевого элемента РТЛ. Входного тока затаора здесь нет, поэтому резистор ограничения тока затвора (аналог  $R_c$ , рис. 1.1, a) не требуется. Выходное напряжение высокого уровия

$$U_{RMX}^{1} = U_{HR} R_{c} / (R_{c} + R_{K})$$
 (2.1)

эдесь несколько меньше, чем напряжение  $U_{\text{м.п.}}$ , поскольку внутрениее сопротивление канала  $R_{\kappa}$  составляет I кОм...10 кОм и более. Для примера, пусть  $R_{c}=100$  кОм и  $R_{u}=10$  кОм. При  $U_{\text{м.n}}=10$  В получим  $U_{\text{nыx}}^{I}=9.1$  В.

Чтобы канал проводимости всчез и цепь выходиого тока  $1_c$  разом-кнулась, следует движок S1 перевести в положение высокого входного уровия В. Тогда иа «конденсаторе» затвор — подложка напряжения нет  $(U_{3,n}=0)$  и положительные носители в канале не нидуцируются. На выходе логического элемента  $U_{вых}=0$ , точное: через  $R_c$  выходной провод элемента присоеднией к нулевому проводу питания (т. е. к «земле»).

Еслн S1 заменить потенциометром R (см. рис. 2.1, б), можно сиять передаточиую переходную характернстику р-канального ключа (рис. 2.1, в). Постепенно уменьшая напряжение на затворе относительно истока  $U_{3M}$  до нуля, можем обнаружить, что выходное напряжение также начнет уменьшаться и канал проводимости исчезнет при пороговой разности потенциалов  $U_{3H} = U_{nop}^p$ . Для первых полевых транзисторов  $U_{nop}$  превышало 4...5 В, поэтому для надежного различения уровия 0 (т. е. назкого порогового уровня 4...5 В) и уровия 1 приходилось выбирать  $U_{n,p} = 15...30$  В, что было непрактично.

Пороговое напряжение открывания оказынается тем меньше, чем выше степень легирования канала и чище поверхность кремния под изоляцией. Этим начальным напряжением нейтрализуются, как бы «разгоняются», паразитные заряды, скапливающиеся на загрязнениях и дефектах поверхности. Для специальных особо инзковольтных полевых транзисторов, предназначенных для микросхем, работающих от одного гальванического элемента с напряжением 1,5 В, пороговое напряжение техиологи снижают до 0,2 ... 0,3 В.

Вериемся к характеристике (рис. 2.1, в). Наклоиная часть ее соответствует усилительному режиму полевого транзистора. Действительно, адесь приращением входного сигнала  $U_{\rm вx}{=}U_{\rm SH}$  уменьнается выходное напряжение между стоком и истоком  $U_{\rm выx}{=}U_{\rm CH}$ . Коэффициент усиления (т. е. наклои характеристики):

$$K_{U} = SR_{c}$$
 (2.2)

Учтем, что крутизна полевого транзистора S невелика и обратно про-

13\*

порциональна сопротивлению его канала  $R_{\kappa}$ . Следовательио,  $K_U \approx R_c/R_{\kappa}$ . Если взять цифры примера к формуле (2.1), получим значение  $K_U$  на уровне 10, что и определяет малую крутизиу иаклона характеристиви. Увеличить наклон реально можио, если повысить сопротивление  $R_c$ . Но это приведет к низкому быстродействию ключа.

Аналогично строится схема полевого элемента РТЛ на п-канальном транзисторе (рис. 2.2, а). Здесь дан разрез п-канального полевого транзистора VT1. По сравиению с р-канальным, у иего подложка р-типа (кремий, бедный электронами), в которой сделаны легированием п+собласти истока и стока, обогащенные отрицательными носителями — электронами. К затвору (пленка алюминия на поверхности окисла SiO<sub>2</sub>) подключен управляющий переключатель S1.




Рис. 2.2. Включение п-канального МОП-транзистора (а) и схема (б) для снятия его передаточной характеристики (в)

Каким образом можно создать канал с р-проводимостью между  $n^{++}$ -областями истока и стока? Очевидно, если подать от S1 высокий потенциал из затвор (относительно заземленной подложки), металл затвора будет заряжен положитсльно, поверхиость полупроводника — отрицательно. Канал иа рис. 2.2, а замкнут, и от плюса источника  $U_{\text{и.п.}}$  в нулевой провод течет ток стока  $I_{\text{с.}}$ .

В отличне от рис. 2.1, а в данном случае выходное напряжение окажется на инзком логическом уровне:

$$U_{Bbx}^{0} = U_{H,\Pi} R_{k} / (R_{c} + R_{c}). \tag{2.3}$$

Используя данные предыдущего примера [см. формулу (2.1)], получаем  $U_{\rm BMX}^0=0.9$  В. Если подать на затвор через S1 иулевой потенциал, низкий уровень, п-канал разомкнется (поскольку затвор и исток будут коротко замкнуты, между ними не будет разиости потенциалов). На выходе повытся напряжение высокого логического уровня — потенциал  $U_{\rm M.n.}$ , точнее выходной провод через  $R_{\rm c}$  окажется соединенным с положительным полюсом источника. Пороговое напряжение данного п-канального РТЛ — элемента  $U_{\rm rop}^n$  можно определить, собрав устройство (рис. 2.2, 6) и сняв с его помощью передаточную характеристику (рис. 2.2, в) элемента.

Как указывалось, р- и п-каиальные цифровые элементы (рис. 2.1, a указывалось, р- и п-каиальные цифровые элементы (рис. 2.1, a 2.2, a) сами по себе оказались непрактичными как базовые для массовых микросхем прежде всего из-за низкого быстродействия. Действительно, при  $R_c$ =100 кОм и емкости нагрузки  $C_B$ =30 пФ время отключения составит

$$t^{1.0} = 2.2 R_0 C_H = 6.6 \text{ MKC}.$$
 (2.4)

По-другому, быстродействие микросхем на базе однополюсных полевых ключей не должно превышать 150 кГц (что и подтвердилось практикой).




Рис. 2.3. Инвертор КМОП:

a— схема для снятня переходной характеристики;  $\delta$ — передаточная характерастика; a— управление инвертором;  $\epsilon$ — замкнут п-канальный транзистор;  $\delta$ — замкнут р-канальный транзистор;  $\epsilon$ — эквивалент выходной схемы инвертора КМОП

Увеличнть быстродействие на порядок позволяет последовательное (столбиком) соединение р- и п-канальных МОП-траизисторов. Тогда резистор  $R_c$  в схеме не нужен, а заряд и разряд паразитных нагрузочных емкостей будет происходить через относительно небольшие сопротивления р- и п-каналов  $R_k^p$  и  $R_k^n$ . Таким образом, схема цифрового нереключателя станет двухполюсной, аналогично выходной цепи ТТЛ-элемента.

На рис. 2.3, а показано последовательное соедниение комплементарных МОП-транзисторов: р- и п-канального. Их затворы подключены к движку потенциометра. Нагрузки на выходе нет.

Если движок иаходится винзу, иа оба затвора сразу подается нувевой уровень, поэтому полностью открыт только р-канал и разомкиут n-канал. Выходное напряжение  $U_{\rm вых}^1 = U_{\rm в.п.}$ 

Если перевести движок в крайиее верхиее положение, на выходном проводе появится нулсвое напряжение  $U^0_{\text{вых}}{=}0$ , потому что теперь пканал будет замкиут, а р-канал разомкиется. Когда на затворы от движка поступает среднее напряжение  $U_{\text{н n}}/2$ , выходное напряжение также окажется близким к  $U_{\text{н n}}/2$ , если сопротивления каналов примерно равиы  $\{R_{\text{к}}^{\rho}{\approx}R_{\text{k}}^{n}\}$ .

На рис. 2.3,  $\delta$  показана результнрующая передаточная характеристика инвертора КМОП  $U_{\text{вых}}(U_{\text{вх}})$ . Точки изломов характеристики соответствуют пороговым напряженням включения n- и p-канала,  $\tau$ . е.  $U_{\text{пор}}^{\text{n}}$  и  $U_{\text{пор}}^{\text{p}}$ . Для аналнза работы нивертора DD1 воспользуемся управляющим переключателем S1 (рис. 2.3,  $\epsilon$ ).

На рис. 2.3,  $\varepsilon$  показано, что при высоком уровие, поступающем от S1 на оба затвора, т. е. на вход инвертора DD1, верхний р-канальный транзистор VT1 как бы оборван, а инжинй VT2 эквивалентен сопротивлению канала  $R_{\kappa}^{n}$ . Рисунок 2.3,  $\delta$  иллюстрирует подачу на вход инвертора низкого логического уровня. Замкнется верхний траизистор VT1, через его сопротивление  $R_{\kappa}^{p}$  на выход поступит напряжение высокого уровия. Важио, что инжинй траизистор VT2 оборван. На рис. 2.3,  $\varepsilon$  отображеи эквивалент выходной цепи инвертора DD1. Это переключатель S2.

Чтобы получить более полиое представление о свойствах входной и выходиой цепей КМОП-нивертора, полезно рассмотреть поперечное сечение того участка креминевой п-подложки, где он расположси. Такой эскиз показаи на рис. 2.4, а. Следует учесть, что по горизонтали размер этой структуры не более 50 мкм, а по вертикали менее 10 мкм (толщина в буквальном смысле несущей п-подложки 300 мкм). Вблизи поверхности подложки расположена диффузионная область р-примеси, чтобы сделать «карман». Знаками р+ обозначены области истока и стока р-канального МОП-транзистора с повышенной концентрацией дырок. Для п-канального МОП-транзистора сделаны в «кармане» две высоколегированные п+-области. Здесь избыток электронов, это области истока и стока,

С помощью металлизации поверхности кристалла элементы структуры соединяются в схему инвертора DD1 (рис. 2.4, 6). К затворам присоединеи защитный стабилитрои VD1. На рис. 2.4, а стабилитрои не показан, но он присутствует в структуре обязательно, иначе вход инвертора будет пробит статическим электричеством. Природу пробоя тонкого окисного слоя SiO<sub>2</sub> можно уяснить, вспомнив формулу заряда конденсатора С=q/U. Затвор и поверхность подложки суть обкладки конденсатора С. Если в нем накопится случайный заряд q, потенциал между обкладками станет U. Если заряд стал чрезмерным (ведь ему некуда стекать), U превысит напряжение пробоя тонкого слоя диэлектрика SiO<sub>2</sub> (толщина примерио равиа 1 мкм). К слову, МОП- н КМОП-усилители без защитного стабилитрома существуют. Они предназначены для электрометрических цепей, т. е. фактически для измерения заряда q-это специально оговаривается в сертнфикате прибора.

Цифровые микросхемы должны быть крайие устойчивы к таким явлениям, как пробой от статического или наведениого от силовых сетей электричества. Прежде всего защита гарантируется их структурой. На рис. 2.4, в показана полная эквивалентная схема нивертора КМОП. Стоковое напряжение (плюс источника питания) подключается на п-под-





Рис. 2.4. Особенности внвергора КМОП:

а — поперечное сечение структуры КМОП; б — защитный диод на входе инвертора; в — полная схема инвертора с защитными и паразитными диодами



ложку. Низкий уровень напряжения питания присосдиняется к специ-

альной шине, соединяющей «карманы» (см. рис. 2.4, а)

Кондевсатор С на рис. 2.4, в символизирует входную емкость инвертора. Как правило, она составляет от 5 до 15 пФ. Диоды VD1—VD3 защищают изоляцию затвора от пробоя. Диод VD1 нмеет пробивиое изпряжение 25 В, VD2 и VD3—50 В. Последовательный резистор R= 200 Ом., 2 кОм не позволяет скачку тока короткого замыкання передаваться в незаряженную входную емкость затворов С. Тем самым защищается выход предыдущего (управляющего) инвертора от импульсной перегрузки.

Диоды VD4—VD6 защищают выход инвертора от пробоя между п+ и р+-областями (см. рис. 2.4, а, по горизонтали). Здесь также верхний диод VD4 имеет пробивное иапряжение 50 В, нижинй VD5—25 В. Эти диоды, как правило, составная часть структуры (рис. 2.4, а). Диод VD6 защищает канал от опибочной перемены полярности питания.

Такне днолы делаются в структуре специально.


Рассмотрим электрические параметры инвертора КМОП. На рис. 2.5, a,  $\delta$  показаны путн тока через иагрузки инвертора  $R_{\rm H}$  при высоком (B) и инзком (H) уровнях, поступающих от управляющего переключателя S1. Если от S1 подан высокий В входиой уровень, п-транзистор (см. рис. 2.5, a) замкнут, от источинка питаиня  $U_{\rm H, R}$  через резистор  $R_{\rm B}$  в п-канал втекает ток нагрузки низкого уровня  $I_{\rm BMX}^0$ . На рис. 2.5,  $\delta$ 


показаи р-траизистор замкиутым, для этого от S1 подан низкий уровень H. От провода  $U_{\text{м.п.}}$  через р-каиал в нагрузку  $R_{\text{м.}}$  стекает ток нагрузки высокого уровня  $1_{\text{вых}}^1$ . Чтобы высокий н инзкий уровни ( $U_{\text{вых}}^1$ , см. рис. 2.1,6 и  $U_{\text{вых}}^0$ , см. рис. 2.2,6) ннвертора максимально приближались к напряжениям  $U_{\text{м.п.}}$  и 0 B, необходимо выполиить условие, чтобы сопротивление каиала  $R_{\text{к}} \ll R_{\text{в}}$  как для р-, так и для п-каиала.

Условие  $R_{\kappa} \ll R_{\pi}$  выполняют для специально конструнруемых мощных ииверторов КМОП, работающих на выходах микросхем. Напомним, что малое сопротивление канала  $R_{\kappa}$  равноцению повышенной крутизне усиления S полевого транзистора. Пределы  $1_{\text{вых}}^0$  и  $1_{\text{вых}}^1$  для оконечных буферных инверторов обычно оговариваются. Если их превысить, структура может разрушиться. Оконечиые транзисторы с большой крутизиой занимают значительную часть площади кристалла микросхемы.

 $B = \begin{bmatrix} DD1 & R_{H} \\ VT1 & P^{-KBHBO} \\ (X X) & BbIXOD \end{bmatrix} I_{BbIX}^{O}$   $H = \begin{bmatrix} VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT2 & R_{H} \\ VT3 & R_{H} \\ VT3 & R_{H} \\ VT4 & R_{H} \\ VT5 & R$ 

Рис. 2.5. Выходные токи инвертора КМОП (а и 6), нагрузка инвертора (в)





Выход малосигнального нивертора внутри микросхемы работает в другом режиме. Он иагружается иа очень большое входное сопротивление последующего инвертора. Эквивалент такого включения показаи на рис. 2.5,  $\sigma$ . Здесь выходной скачок  $U_{\text{вых}}$  от логического элемента — источника (ЛЭИ) попадает иа вход ЛЭ нагрузки (ЛЭН). Поскольку  $R_{\text{вх}}^{\text{ЛЭН}} \sim 10^{12}$  Ом, ясно, что установившиеся токи  $I_{\text{вых}}^0$  и  $I_{\text{вых}}^1$  будут инчтожно малыми фактически при любом значении  $R_{\text{к}}$  (обычно, для малосигнальных инверторов  $R_{\text{к}} = 5...10$  кОм). Следовательно, статические напряжения высокого и низкого уровня на выходе ЛЭИ будут практически равиы  $U_{\text{к},\text{к}}$  и 0 В. Однако в момент скачка напряжения  $U_{\text{вых}}^{\text{ЛЭН}}$  через сопротивление его каналюв  $R_{\text{к}}$  должна зарядиться (или разрядиться) входиая емкость ЛЭН  $C_{\text{вх}}^{\text{ЛЭН}}$ . Ее значение обычно 5...15 пФ. Следовление

тельно, при  $R_{\kappa}^{J \ni H} = 5$  кОм следует ожидать длительность фронта и среза входного импульса Л $\ni$ H:

$$t^{0.1} \approx t^{1.0} = 2.2 R_{\kappa}^{JJSH} C_{BX}^{JJSH} \approx 50...150 \text{ Hc.}$$

Если на вход ЛЭН поступнл положительный перепад  $U_{\text{вых}}^{\text{ЛЭН}}$ ,  $C_{\text{ва}}^{\text{ЛЭН}}$  будет заряжаться через сопротивление р-канала  $R_{\text{к}}^{\text{p}}$ . Следовательно, длительность положительного фронта импульса  $U_{\text{вых}}^{\text{ЛЭН}}$ 

$$t^{0,1} = 2,2R_{K}^{p}C_{HX}^{D3H}. (2.5)$$

Замыкание п-канала на выходе ЛЭИ вызовет разряд емкости  $C_{\text{вх}}^{\text{ЛЭН}}$ , поэтому время отрицательного среза импульса  $U_{\text{вых}}^{\text{ЛЭИ}}$ .

$$t^{1,0} = 2.2R_{\kappa}^{n} C_{nx}^{J3H}. {(2.6)}$$

Если техиологическими способами уравиять  $R^p_\kappa$  и  $R^n_\kappa$ , то выходные фронты ЛЭИ  $t^{0.1}$  и  $t^{1.0}$  окажутся одинаковыми.

Условия, соответствующие модели (рис. 2.5, в), имеют место внутри микросхемы, т.е. на ее кристалле, где паразитиые емкости  $C_{\rm в.x.}^{\rm ЛЭH}$  очень малы. При  $t^{0.1}\approx t^{1.0} < 150$  ис можно ожидать быстродействия логических устройств иа уровие 3...5 МГц.

Чтобы сохранить эти скорости обработки даиных при обслуживании большого числа аходов внешних ЛЭН (это входы других корпусов микросхем КМОП), требуется, чтобы ЛЭИ, работающие на выхолах микросхем (буферные элементы), имели бы малые сопротивления каналов. Наибольшие импульсные токи  $I^0_{\rm BMX}$  и  $I^1_{\rm FMX}$  отдают выходы ЛЭИ, обслуживающие шины даиных системы, т. е. провода, к которым присоединяется с одной стороны много выходов ЛЭИ, а с другой — много входов ЛЭН. Такие шины иногда иазывают тяжело нагруженными. Для их обслуживания следует применять специальные буферные элементы— шининые формирователи.

Согласно (рнс. 2.5, a-8) ЛЭИ ие должен потреблять ток питання, если на его входе присутствуют статические уровни: либо В, либо Н. Действительно, в первом случае разомкиут р-канал (т. е. отомкнут от нагрузки  $R_{\rm BX}^{\rm ЛЭН}$  источник  $U_{\rm H.n.}$ ), во втором случае р-канал замкиут, но  $R_{\rm BX}^{\rm ЛЭH}$  очень велико (10<sup>12</sup> Ом), поэтому от источника питания  $U_{\rm H.n.}$  потребляется пренебрежимо малый статический ток высокого уровня  $I_{\rm PMX}^{\rm I}$ .

 довательность окончилась, ток 1 пот без входного сигнала становится

равным нулю.

Персаточные характеристики определяют помехоустойчивость элементов КМОП. На рис. 2.7, a показаны условные пределы характеристик (кривые 1 и 2) нивертора, а на рис. 2.7, b — неннвертирующего элемента. По вертикальным осям отмечены пороговые напряжения  $U^{1}_{\text{вык}}$  в  $U^{0}_{\text{вых}}$ , когда происходит переключение состояния р- и п-каиалов. Пе-




Рис. 2.6. Измерение тока потребления (a), связь входного импульса  $U_{\text{вк}}$ , импульсов тока питания  $I_{\text{дви}}$ , также среднего тока потребления  $I_{\text{пот}}$  ( $\delta$ )




Рис. 2.7. Передаточные характеристики инвертора КМОП и помехо-устойчивость:

a — пределы характеристик инвертирующего элемента; b — то же для ненивертирующего; b — общая тактовая шина двух D-триггеров; e — медленноменяющийся тактовый импульс дает ошибку счета

ресечение пороговых уровией с характеристиками дает предельные значения напряжений помех снизу  $U_{\text{пом}}^{0}$  (помеха от шины «земля») и сверху  $U_{\text{пом}}^{1}$  (помеха от шины питания). Помехоустойчивость для элементов КМОП достаточио велика, так как допустимо напряжение  $U_{\text{пом}}^{1}$  до 30 % от напряжения питания  $U_{\text{м.в.}}$ .

Импульсиая помехоустойчивость растет, если длительность входных импульсов помехи меньше, чем среднее время задержки распростране-

ния сигнала в микросхеме.

Особо следует оговорнть устойчивость переключения синхроиных устройств на микросхемах КМОП. Необходимо, чтобы время фроитов нарастания и спада тактового импульса было бы меньше, чем 5...15 мкс (т. е. тактовые импульсы должны иметь крутые фронты). Во-первых, если фронт импульса длительный, пологий, инвертор КМОП долго находится в усилительном режиме, поэтому сквозной импульс тока (см. рис. 2.6, б) чрезмерное время течет через него, структура может перегреться и разрушиться.

Во-вторых, время иарастания перспада на тактовом входе  $t^{0.1}$  должно быть меньшим, чем время  $t_{\text{за.р}}$  плюс время переходного процесса на выходе триггерного элемента. На рис. 2.7, в показано последовательное соединение двух D-триггеров. При медленно нарастающем перепаде на входе С выходной сигнал триггера DD1 запишется на D-вход триггера DD2, ошибочно переключится на низкий уровень (рис. 2.7, г), по-

скольку фронт С еще не превысил уровень 0,7 Uн.п.

Необходимо принимать особые меры защиты элементов КМОП. Во-первых, все входные сигиалы не должиы выходить за пределы напряжения питания  $U_{n,n}$ . Если проектируются мультивибраторы (автогенераторы и ждущие), в них следует ограничивать токи перезарядки конденсаторов микроамперными уровнями, включая последовательные резисторы. Во-вторых, входы КМОП не должны оставаться неприсоединенными. Реально опасны случаи разъединения печатных плат, находящихся под питанием, когда через разъем сигналы от одной платы поступают на другую. Здесь следует предусматривать шунтирующие резисторы (к проводам  $U_{n,n}$  или иулевому). В-третьих, многие микросхемы КМОП могут работать от сигналов ТТЛ. Здесь следует подключать резисторы утечки от входа КМОП на питание ТТЛ 5 В.

Следует принимать меры защиты выходов микросхемы КМОП. Надо избегать случайных замыканий выходов буферных элементов с повышенным выходиым током на провод питания. Пельзя соединять выходы обычных элементов непосредственно, поскольку произойдет замы-

кание одного из каналов на источник питания.

Если требуется параллельное соединение входов и выходов элементов, они должны быть из одного корпуса микросхемы. Нельзя применять емкости нагрузки  $C_n > 5000$  пФ для буфериых и высоковольтных оконечных элементов, поскольку такой незаряженный конденсатор равноценен перемычке короткого замыкания.

Серийные микросхемы КМОП выпускаются более десяти лет. Первые микросхемы такой структуры были инзковольтными. Это отечествениая серия К176 и аналогичная зарубежиая CD4000A. Напряжение питания для микросхем этих серий было равио 9 В. Оно лимитировалось напряжением пробоя п-кармана (см. рис. 2.4, а).

Последующая эволюция технологии позволила повысить предел напряжения питания  $U_{n,n}$  до 15 В. Вместе с тем нижний предсл  $U_{n,n}$  составляет 3 В. Быстродействие микросхем КМОП растет пропорциональ-

но увеличенню напряжения питания. Поэтому для усовершенствованных серий К561 (аналог — серия СD4000 В) при  $U_{\rm м.n}\!=\!15$  В типовое значение времени  $t_{\rm эд.р.cp}\!=\!50$  ис на логический элемент, при статической

рассеиваемой мощности — 0,4 мкВт на элемент.

Перспективная, так называемая HCMOS — логика (здесь Н — начальное сокращение перевода слова high — высококачественная) выполняется с помощью процессов ионной имплантации и с заменой металлических пленок областей затворов на поликремниевые. Мнкросхемы такого исполнения конкурируют по быстродействию (10...15 ис) с микросхемами на структурах с барьером Шотки, конкретно с ТТЛ серией 74LS (К555).

# 2.2. ОСНОВНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ $_{ m H}$ , $_{ m \overline{MMN}}$ , $_{ m Z}$

В основе всех цифровых микроскем КМОП находятся три логических элемента: И, ИЛИ и коммутационный ключ (КК). С помощью КК реализуются выходы с третьим состоянием очень большого выходного импеданса Z (практически разомкнуто). Полевые транзисторы можно соединять последовательно («столбиком»), поэтому элементы И, ИЛИ строятся по разным схемам и в отличие от ТТЛ здесь ие надо переименовывать логические уровни. Для КМОП принято, чтобы 1 отображалась высоким уровнем, а 0 — инзким.

На рис. 2.8, а показана принципиальная схема двухвходового элемента И. Это один канал из микросхемы К176ЛА7. На рис. 2.8, б эта схема изображена в виде эквивалента с подключенными управляющими переключателями S1 и S2. Здесь транзисторы VT1 — VT4 заменены од-

иополюсными тумблерами.

Если последовательно неребрать все комбинацин напряжений высоких и низких уровней, поступающих на входы A и B от S1 и S2, и рассмотреть уровни на выходе Q, получим таблицу состояний нивертора 11 (рис. 2.8, в). Если от S1 и S2 на входы A и B подать напряжения высокого уровня (B), п-каналы траизисторов VT1 и VT2 будут замкнуты, а каналы VT3 и VT4 разомкнуты. На выходе Q окажется напряжение инзкого уровня (H). Если на вход A или B поступает хотя бы одни низкий уровень, одии из каналов VT3 или VT4 оказывается замкнутым и на выходе Q появляется напряжение высокого уровня. В результате вертикальная колонка данных на выходе Q (рис. 2.8, в) соответствует функции И (см. рис. 1.19, в).

Если на входы А и В подать два положительных импульса (см. рис. 2.8, г) сигнал на выходе Q будет соответствовать площади их сов-

падения (но с инверспей!).

В табл. 2.1 персинслены микросхемы КМОП с логикой  $\overline{\mathbf{U}}$ , входящие в серии К176 и К561, а также указаны их зарубежные аналоги из серий СD4000A и CD4000B. Цоколевки этих микросхем показаны иа рис. 2.9, a-e. На рис. 2.9, e приведена схема двойного двухвходового инвертора К564ЛА10. Здесь после двухвходового  $\overline{\mathbf{U}}$  включается инвертор (см. схему рис. 2.3, a), следовательно, на затвор оконечного п-канального МОП-транзистора поступит функция  $\overline{\mathbf{U}}$ . Но из стоковых резисторах нагрузки (выходы  $\mathbf{E}^*$  и  $\mathbf{F}^*$ ) сигналы  $\overline{\mathbf{U}}$  окажутся инвертированными, поэтому выходные состояния будут соответствовать рис. 2.8, e, функцию  $\overline{\mathbf{U}}$  реализует также микросхема К176ЛП12 (см. рис. 2.19, e). Четверку




Рис. 2.8. Двухвходовой элемент И:

a — схема; b — эквивалентная схема управления; b — таблица электрических состояний схемы; c — диаграмма входных и выходных импульсов

двухвходовых элементов  $\overline{\mathbf{U}}$  с передаточной характеристикой, имеющей петлю гистерезиса (триггеры Шинтта), содержит микросхема K561T-11 (рис. 2.9,  $\partial$ ), которой соответствует зарубежный аналог CD4093 В. Передаточная характеристика этого логического элемента по каждому

Таблица 2.1. Микросхемы КМОП И

Серия		Номер микросхемы				
	Обозначение	7	7 8	9	10	
K176 K561	ЛА	+	+	<b>+</b> +	(K 564)	
CD4000A CD4000B		11 11	12 12	23 23	107	




Рис. 2.9. Микросхемы И:

a — Қ561ЛА7; b — К561ЛА8; b — К561ЛА9; c — Қ561ЛА10; d — ТЛ1; e — передаточная характеристика триггера Шмитта ТЛ1; m — отклик логического элемента ТЛ1 на входной импульс с медленными фронтами

входу имеет два порога: верхиий, срабатывания  $U_{\text{срб}}$ , и инжиий, отпускания  $U_{\text{отп}}$ . Разиость этих напряжений, т. е. гистерезис  $U_r$ , составляет 0,6 В при  $U_{\text{в л}} = 5$  и 2 В при  $U_{\text{в л}} = 10$  В. Вид передаточной характеристики и осциллограмма отклика логического элемента с гистерезисом показаны на рис. 2.9, e—ж. Помехоустойчвый элемент  $\overline{H}$  со свойствами триггера Шмитта применяется для увеличения крутизын пологих фроита н спала импульса (см. рис. 2.9, ж), как основа ждущих мультный-раторов и автогенераторов. Среднее время задержки распространения в данном элементе  $\overline{H}$  не более 600 ис при  $U_{\text{в л}} = 5$  В и 300 нс при  $U_{\text{в л}} = 10$  В.

Устройство базового элемента ИЛИ (рис. 2.10, а, это одии каиал микросхемы К176ЛЕ5), как бы обратное по сравнению с элементом И: здесь параллельно соединены п-канальные и последовательно р-канальные транзисторы. На рис. 2.10, б дана эквивалентная схема, где транзисторы заменены ключами. Только совпадение низких входных уровней на входах А и В даст высокий уровень на выходе Q, так как в этот момент замыкаются оба верхних р-канальных транзистора VT1 и VT2. Присутствие хотя бы одного высокого уровня В на входах А, В означает замыкание одного из параллельных п-канальных транзисторов VT3, VT4.

Состояние выхода Q в зависимости от уровней, последовательно поступающих от переключателей S1 в S2, показаны на рис. 2.10, в. Этот столбик данных соответствует функции ИЛИ (см. рис. 1.19, в). На рис. 2.10, г показана осциллограмма отклика на выходе ИЛИ. Здесь длительность (инвертированного!) сигнала на выходе Q соответствует времени обоих входиых сигналов. Сводка микросхем ИЛИ приведена в табл. 2.2, а их функциональные схемы показаны на рис. 2.11. Функцию ИЛИ выполняют также микросхемы К176ЛП14 и К176ЛП11 (см. рис. 2.19, 6, в.).

Как в виде отдельных микросхем, так и в качестве частей схем регистров и счетчиков применяется комбинированная структура И/ИЛИ (см. табл. 2.2).




Рис. 2.10. Двухвходовый элемент ИЛИ:


a — схема:  $\delta$  — эквивалентная схема управления: s — таблица электрических состояний: s — днаграмма входных и выходных импульсов

Таблица 2.2. Микросхемы КМОП ИЛИ (ЛЕ) и инверторы КМОП (ЛН)


Серия		Номер микросхемы					
	Обозначение	ı	2	5	6	lú	
K176 K <b>5</b> 61	ЛЕ			‡	++	++	
K561	лн	+	+				
CD4000A CD4000B	=	 502	49 49	01 01	02 02	25 25	

Таблица 2.3. Состояния бифазной пары И/ИЛИ из микросхемы CD4037A

Bx	од	Выход		
K <sub>A</sub>	Кв	D	E	
0	0	1	1	
t	0	С	С С	
0	1	C C	С	
1	1	0	0	
	<u> </u>	<u> </u>		



•






Рис. 2.11. Мнкросхемы ИЛИ:

a - ЛЕ5; 6 - ЛЕ6; в - ЛЕ10

Микросхема К564ЛС2, содержащая четыре канала И/ИЛИ, показана на рис. 2.12, a. Одни ее канал изображен на рис. 2.12, b. На выходы D1—D4 можно с помощью входов разрешения  $EI_A$  и  $EI_B$  пропускать либо слово A1—A4, либо B1—B4 согласно логическому уравнению

$$D_n = (A_n EI_A + B_n EI_B). \tag{2.7}$$

Входы управления EI<sub>A</sub> и EI<sub>B</sub> можно использовать для реализации функции A+B. Аналог К564ЛС2 — микросхема CD4019 A. Микросхему К564ЛС2 удобно применять в регистрах со сдвисом




Рис. 2.12. Микросхема Қ561ЛС2:

a — структура; b — схема одного канала; b — цоколевка

вправо и влево, для переключения прямого и комплементарного выхол, ных колов, пля переключения преобразований И, ИЛИ, исключающее

ИЛИ. Скорость переключения каналов 50...100 нс.

Микросхема СD4037 (рис. 2.13) содержит три бифазные пары, каждая из которых коммутирует входной сигнал С по двум выходам D и Е. Три канала этой микросхемы, содержащие структуры И/ИЛИ с выходными ннверторами, управляются общими сигналами ЕІ н ЕІв, В соответствии с табл. 2.3 на выходах D и Е можно получить прямые С или инвертированные С выходиые данные.




Рис. 2.13. Микросхема СD4037 (а) и его цоколевка (б)

Микросхема имеет два вывода пнтания коллекторного Uн.пк и стокового  $U_{\text{н nC}}$ . Это необходимо, еели данные приходят от устройства, где U<sub>н.п.С.</sub> = 3 В. Микросхема удобна для кодпрования пли декодирования сигналов с расщепленной фазой в бифазных системах связи, цифровой магнитной записи на ленту, диски, барабаны, а также в устройствах магнитной памяти с пленками и сердечниками. Время задержки распространения от входа С до выхода D не превыщает 250 нс.

Чтобы построить логический элемент с тремя состояниями, последовательно с выходом инвертора, показанного на рис. 2.3, а, надо добавить последовательный двухполярный полевой ключ коммутации КК.

На рнс. 2.14, а за инвертором DD1 следует пара разнополярных полевых транзисторов VT1 и VT2. Показаны управляющие затворами потенциалы с протнвоположными фазами Ф1 и Ф2: р-канал VT2 замкнется при низком уровне импульса Ф2, п-канал — при высоком уровне Ф1. За период t, ключ коммутации КК разомкиут, поскольку па затворы VT1 н VT2 поданы закрывающие уровии. На время t2 КК замыкается, так как сразу оба траизнетора VT1 и VT2 получат открывающие снгналы  $\Phi 1 = B$  н  $\Phi 2 = H$ .

Эквиваленты схемы (рис. 2.14, а) показаны на рис. 2.14, б, в. Здесь в дополиение к предыдущей схеме имеется инвертор DD1, формирующий две фазы сигнала управления Ф1 и Ф2=Ф1. Канал данных разомкнет-

ся в случае, показанном на рис. 2.14, 6, когда от переключателя S1 пося в сет, пряжение инзкого уровня. Выходная цепь схемы станет выдается напряжение инзкого сокоомной, с очень большим сопротивлением Z. Сигналы от входа в выходной провод пройти не могут. Выходы после ключа коммутации выходно непосредственно присоединять к общей шине данных. На схеме (рис. 2.14, в) показана фазировка управляющих сигналов, при которой КК замкнут н выход данным разрешается.

Используя инверторы с третьим состояннем Z, когда их выходы требуется соединить, важно, как и для микросхем ТТЛ, соблюдать прави-




Рис. 2.14. Элемент с третьим Z-состоянием:

a — ключ коммутации; b — размыкание выхода (Z-состояние); a — разрешение вы-

ло: сигналы разрешения должны быть сформированы так, чтобы для соседних каналов онн не перекрывались (по-другому, должен быть защитиый интервал — пауза).

Ключ коммутации позволяет существенно упростить схемы одно- и двухступенчатых триггоров. Примеры этих схем можно видеть на рис. 2.46, 6, на рис. 2.54, 6 и на рис. 2.33, а. Вид диаграммы выходных сигналов показан на рис. 2.26.

## 2.3. МИКРОСХЕМЫ С ИНВЕРТОРАМИ и их применение

Для полного использования свойств сложных микросхем, а также для построения множества «нетиповых» схемотехнических узлов, разработчики активно используют микросхемы, в которых содержится иесколько инверторов. Обычно они имеют повышенную нагрузочную способность.

Микросхема К561ЛН1 содержит шесть стробируемых инверторов (рис. 2.15). Каждый инвертор (точиее, двухвходовый элемент  $\overline{UJIJ}$ ) имеет вход  $D_n$  и выход  $Q_n$ . Кроме того, на вторые входы всех шести инверторов от общего вывода 12 (разрешение по входу EI) подается разрешающий сигнал с активным инэким уровнем. Если эдесь входной уровень высокий, входы  $D_n$  запрещаются, а все выходы  $Q_n$  имеют низкий выходиой сигнал (см. табл. 2.4).

Второй общий вход управления E0 — разрешение по выходу при высоком входном уровне переводит все выводы в состояние Z (т. е. разомкнуто; выходное сопротивление более 10 МОм). Третье состояние




Рис. 2.15. Микросхемы Қ561ЛН1 и Қ561ЛН2:

a — схема шести стробируемых инверторов К561ЛН1; b — цоколевка ЛН1; a— стерка инверторов К561ЛИ2; a — цоколевка ЛН2

упрощает работу выходов инверторов на шину данных. Нагрузочная способность каждого инвергора — два ТТЛ-входа ( $I_{\text{вых}}^0$  = 3.2 мА). Данная микросхема пригодна для перехода к устройствам ТТЛ. Микросхема Қ561ЛН1 работает как от напряжения стокового питания  $U_{\text{и,nC}}$  = 15 B, так и от коллекторного  $U_{\text{н,nK}}$  = 5 B.

При  $U_{\text{и. г.C}} = 15$  В наибольшее время задержки распространения составляет 65 нс, время перехода от Z-состояния к высокому выходному уровню 40 нс. При  $U_{\text{н. г.C}} = 5$  В все переходные процессы затягиваются в 3 раза.

Таблица 2.4. Состояння входов н выходов ннверторов в мнкросхеме К561ЛН1

Разре	шение		
по выхо- ду Е0			Выход Q <sub>п</sub>
Н Н Н В	H H B	H B x	B H H Z

Микросхема К561ЛН2 (рис. 2.15, в, г) содержит шесть буферных инверторов. Для микросхемы необходимо лишь одно напряжение питания (на вывод 14), поэтому она удобна как транслятор логических уровней. Если на вывод 14 подано коллекторное напряжение  $U_{m,n} = 5$  В, то можно передавать уровни от КМОП к ТТЛ, причем нагрузочная способность инвертора — два ТТЛ-входа (т.е.  $I_{\rm BMX}^0 > 3,2$  мА при выходном напряжении пизкого уровия не менее 0,4 В). Микросхема К561ЛН2 может непосредственио заменять преобразователи уровней старых разработок К176ПУ2 и К176ПУ3. При  $U_{m,n} = 5$  В время зарержки распространения — не более 80 ис (при  $U_{m,n} = 10$  В не более 55 ис).

Микросхема CD4041A (рис. 2.16) содержит четыре буферных устройства. У каждого из них один вход и два выхода: прямой и




Рис. 2.16. Схема (а) и цоколевка (б) микросхемы СD4041А




Рис. 2.17. Микросхема К176ЛП1 и ее применения:

a — принципнальная схема, цоколевка; b — включение трех инверторов (соединить выводы 14, 2 н 11; 8 и 13; 1 в 5; 7, 4 н 9); b — трехвходовая схема  $\overline{\text{ИЛИ}}$  (соединить: 13 и 2; b и 11; 12.5 н 8; 7, 4 н 9); b — то же  $\overline{\text{И}}$  (соединить: 1, 12 и 13; 2, 4 и 11; 4 н 8; 5 и 9); b — буферный инвертор с большим стекающим током (соединить: 6, 3 и 10; 8, 5 и 12; 11 и 14; 7, 4 и 9); b — то же с большим вытекающим током (соединить: 6, 3 и 10; 13, 1 и 12; 14, 2 и 11; 7 и 9); b — то же с большим током в обоих направлениях (соединить: 6, 3 и 10; 14, 12 и 11: 7, 4 и 9; 13, 8, 1, 5 и 12); b — пара двунаправленных ключей коммутации (соединить 1, 5 в 12; 2 и 9; 11 и 4; 8, 3 и 10; 6 и 3)

ипверсный. Выходные инверторы спроектированы с малым виутренним сопротивлением каналов и имеют поэтому повышенную нагрузочную способность по току (вытекающему н стекающему). Мнкросхему можно использовать как преобразователь уровней КМОП-ТТЛ, а также как иабор ключей для обслуживания резистивных матриц в цифровиалоговых преобразователях.

Несколько микросхем, содержащих элементы с комбинированными функциями, обозначаются шифром «Прочие» (в табл. 2.5 перечислены

такие микросхемы).




Рис. 2.18. Микросхемы, содержащие четыре элемента исключающее ИЛИ:

a — схема одного элемента исключающее ИЛИ;  $\delta$  — цоколевка К176ЛП2; a — цоколевка микросхемы CD4070 исключающее ИЛИ

Микросхема К176ЛП1 (рис. 2.17, а) — многоцелсвая. Она содержит набор КМОП-транзисторов: три р- и три п-канальных. С помощью нескольких корпусов К176ЛП1 можно реализовать как цифровые, так и аналоговые узлы: формирователи-обострители, инверторы, пороговые детекторы, усилители. Время переключения инвертора в К176ЛП1 не превышает 50 нс. На рис. 2.17, 6—и показано иссколько применений этой микросхемы, причем указано, какне выводы корпуса следует соединить между собой.


Таблица 2.5. Прочие логические влементы КМОП


	O60-	Номер микросхемы					
Серия	эначе- энне	ĭ 2		4	11	12	
K176	лп	+	+	+	-}-	+	
K561			+				
CD4000A, B		07	30	00		_	

Таблица 2.6. Состояния исключающее ИЛИ (К176ЛП2) и исключающее ИЛИ (CD4070)

<del>,</del>					
Вх	ОД	Выход			
4	В	Для ЛП2	Для CD4070		
0 1 0 1	0 0 1 1	0 1 1 0	1 0 0 1		

Микросхемы К176ЛП2 и К561ЛП2 содержат по четыре базовых элемента исключающее ИЛИ. Принципиальная схема одного канала исключающее ИЛИ в исполнении КМОП дана на рис. 2.18, а. Здесь кроме трех инверторов применен ключ коммутации КК. На рис. 2.18, б показано расположение четырех элементов исключающее ИЛИ в корпусе ЛП2. Логические состояния для одного канала дапной микросхемы сведены в табл. 2.6. Выпускается также аналогичная по цоколевке








Рис. 2.19. Прочие микросхемы: a = K176ЛП4; 6 = K176ЛП11; 6 = K176ЛП11;

микросхема CD4070, которая содержит четыре элемента исключающее ИЛИ, инверсиые выходные данные которого показаны в последнем столбце табл. 2.6.

Время  $t_{3\pi,p,cp}$  для элемента из ЛП2 составляет 40...150 нс (при  $U_{\text{м.n}}=10$  В), время фронта и среза выходного импульса 25...150 нс. К группе микросхем с шифром ЛП относятся также К176ЛП4 (рис. 2.19,a), К176ЛП11 (ИЛИ), К176ЛП12 (Й). Микросхемы ЛП11 и ЛП12 идентичны по цоколевке (рис. 2.19,6,6).

#### 2.4. СХЕМЫ ГЕНЕРАТОРОВ И ПРЕОБРАЗОВАТЕЛЕЙ

Инверторы, элементы И, ИЛИ можно применять не только для решения задач комбинаторной логики. Рассмотрим несколько экономичных аналого-импульсных схем: генераторов и преобразователей сигнало, построенных на цифровых элементах КМОП.

На рис. 2.20, а показана схема формирования сигнала от кнопки, выключателя или реле, точнее — схема устранения дребезга электромеханического контакта. Здесь в RS-защелку сигнал записывается активным низким уровнем.

Очень большое входное сопротивление инверторов КМОП можно эффективно использовать в схемах сенсорных контактов. На рис. 2.20, 6 показана RS-зашелка (два инвертора из микросхемы К561ЛН2) с двумя входами R и R', представляющими собой контактиые плошадки.




Рис. 2.20. Формирователи сигиалов с инверторами КМОП:

a— схема кнопки с подавлением импульсов дребезга;  $\delta$  — схема RS-защелки для сенсорного контакта; a — делитель для предыдущей схемы; a — пороговые зоны сенсора;  $\partial$  — другая схема сенсорной кнопки; e — эскиз контакта; x — сенсорная кнопка с фильтром помех

Если их коснуться пальцем, триггер включится. Для надежности защелкивания схему можно снабдить пороговым делителем (рис. 2.20, a), подключив его к точкам R, R', Q и  $\overline{Q}$  схемы (рис. 2.20, b). Устройство будет нметь пороговую днаграмму управления (см. рис. 2.20, a). Если резисторы R1—R3 одинаковые, напряжение питания  $U_{m,n}$  будет разделено на три равные зоны. Зоны логических 1 и 0—это запас помехоустойчивости сенсора. На рис. 2.20, a, m показаны упрощениая и полная схемы сенсорных кнопок, а также эскиз контакта (его можно изготовить из фольгированного текстолита, см. рис. 2.20, a). Схема (рис. 2.20, m) содержит RS-фильтр, исключающий генерацию в схеме от частоты 50  $\Gamma$ ц (т.е. от наводок электросетн).

Рисунок 2.21, a— $\partial$  посвящен схемам мультивибраторов. Автогенератор (рис. 2.21, a) построен на двух инверторах (например, из K561ЛH2). Для этой схемы следует выбрать R1=R2, C1=C2 и R3=R4.




Рис. 2.21. Мультивибраторы на инперторах КМОП:

a — генератор симметричного мезидра; b — генератор пачки импульсов; e — провессы в схеме генератора пачки; e. d — ждущие мультивибраторы

причем R3  $\gg$  R1. Период симметричного меандра  $T=2.2~R_1C_1$ ; это соотношение выполняется тем лучше, чем точнее соблюдается пропорция: R3/R1=R4/R2. Период T рекомендуется выбирать более 400 нс. При номиналах элементов R1=R3=300 кОм, R3=R4=1 МОм, C1=C2=680 пФ (расчетный период T=450 мкс), частота выходного меандра изменяется на 33 %, если напряжение питания увеличивается от 3,3 до 15 В.

На рис. 2.21, 6 изображена схема генератора пачки импульсов. В этой схеме, построенной на микросхеме К176ЛЕ5, элементы DD1.1, DD1.2 работают как ждущий мультивибратор. Длительность его вы-

ходного импульса Б (см. диаграмму, рис. 2.20, в) примерно равиа 1.4  $R_2C_2$  (запускающий импульс А положительный, длительность более 0,2 мкс). Элементы DD1.3, DD1.4 включены как мультивибратор-автогенератор, его работа разрешается напряжением высокого уровия. Период частоты генерации пачки (сигналы Г и Д — взаимно инверсные) определяется номиналами элементов R1 и C1. Такую схему можно использовать как генератор тональных сигналов вызова или тревоги. На рис. 2.21, г, д показаны две простейшне схемы затягивания

нмпульсов (т. е. ждущне мультивибраторы, ЖМ). Первый из них (рис. 2.21, г) построен на элементе И (можно снабдить элемент Й инвертором), он затягивает входной отрицательный импульс до длительности




Рис. 2.22. Схемы АЦП на КМОП-инверторах:

a — четырехразрядный с делителями потенциалов;  $\delta$  — то же с суммированием токов

 $\tau$ = (2/3) RC; нормальный выходной уровень — высокий. Второй ЖМ (рис. 2.21,  $\partial$ ) содержит элемент ИЛИ, его нормальный выходной уровень — низкий, выходной затянутый импульс — положительный, причем  $\tau$ = (2/3) RC. Можно использовать элемент ИЛИ с инвертором.

С помощью цифровых ключей можно построить аналоговые схемы с довольно сложиыми функциями. Как примеры, на рис. 2.22, а, б показаны два АЦП. На рис. 2.22, а приведен четырехразрядный АЦП. Инверторы непосредственно на своих выходах дают код от младшего (МЗР) до старшего значащего разряда — СЗР. Недостатком этой простой схемы является необходимость иметь высокоточные резисторы с прогрессивно увеличивающимися номиналами. Из-за этого трудно реализовать возможность иаращивания числа разрядов. На рис. 2.22, б показана сходная с предыдущей схема четырехразрядного АЦП. В обочих устройствах можно использовать либо одиночные инверторы К561ЛН2, либо микросхему Й (К561ЛА7).




Рис. 2.23. Усилитель переменного иапряжения (а), функциональный генератор (б), преобразователь иапряжения (в), указатель поворотов (г)

рисунок 2.23 представляет схемы усилителя и автогенераторов. На рис. 2.23, а показан простейший усилитель переменного напряжения с коэффициентом усиления R2/R1=10. Точность этого значения  $K_U$  составляет примерно 1 %, что соответствует усилению линейки из трех инверторов (примерно  $10^3$ ). Линейка находится в усилительном режиме за счет петли отрицательной обратной связи (через R2) по ностоянному току, охватывающей три нивертора.

Если число инверторов четиое (2 или 4), резистор положительной обратиой связи создает условия автогенерации. На рис. 2.23, б показана схема простого, так называемого функционального автогенератора, который выдает из выходах разные, ио сфазированные сигналы: последовательность прямоугольных импульсов  $U_{вых}$ , последовательность треугольных импульсов  $U_{вых}$ , «синусондальный» сигнал  $U_{вых}$ .

Пнверторы DD1.1, DD1.2 образуют мультивибратор-автогснератор прямоугольных импульсов (скважность регулируется потенциометром R1). Инвертор DD1.3 интегрирует прямоугольные импульсы. Желаемая форма выходных треугольников (зависит от частоты и скважности входного сигнала) устанавливается переменным резистором R6 (удобнее потенцуометр с логарифмической характеристикой регулирования). Инвертор DD1.4 работает как усилитель с усилением К<sub>U</sub> = — (R<sub>8</sub>/R<sub>7</sub>) = —1. Примерно синусоидальный сигнал получится за счет некоторого сглаживания (фильтрации) треугольного напряжения. Можно подключить дополнительные коиденсаторы (например, параллельно R<sub>8</sub>), создав фильтр первого или второго порядка.

На рис. 2.23, в показан автогенератор-преобразователь напряжения. Он может быть полезен, если среди микросхем ТТЛ (питание 5 В) используются «чужеродные» элементы (например, операционные усилители, компараторы, микросхемы КМОП). Здесь элементы DD1.1, DD1.2—основа мультивибратора-автогенератора. Инверторы DD1.3—DD1.6 соединены параллельно, чтобы дать достаточный импульсный ток раскачки ключевому транзистору VT1. Выходиое напряжение схемы U<sub>вых</sub> определяется напряжением U<sub>ст</sub> на стабилитроне VD2. Диод VD1

выпрямительный.

Как пример полезной самоделки, на рис. 2.23, г показана схема указателя поворотов для автомобиля или мотоцикла. Переключатель \$1 должен иметь нейтральное положение. С его помощью обозначаются повороты налево и направо. Двойная кнопка \$2 (с фиксацией) нажимается при аварии. В этом случае лампочки-индикаторы поворотов будут мигать вместе. Применив экономичные лампы и батарейку, можно снабдить таким указателем поворотов велосипед.

# 2.5. ПРЕОБРАЗОВАТЕЛИ УРОВНЕЙ ЛОГИЧЕСКИХ СИГНАЛОВ

Существует иесколько типов микросхем КМОП, содержащих от четырех до шести каналов (с инверсией или без инверсии), предназначенных для согласования логических уровной КМОП (напряжение высокого уровня 3...15 В, инакого — иуль) и ТТЛ (напряжение высокого уровня ие менее 2,3 В, низкого — ие более 0,3 В). Номенклатура преобразователей уровней перечислена в табл. 2.7. Заметим, что большинство этих схем преобразует уровии от КМОП к ТТЛ. Как указывалось, инверторы К561ЛН1 и К561ЛН2 также можно использовать для преобразования уровней КМОП—ТТЛ.

Таблица 2.7. Преобразователи уровней логических сигналов

			1	Номер в	инкрос».	емы	
Серня	Обозначение	ı	2	3	4	5	6
K176 <b>K5</b> 61	пу	+	+	+	+	+	K564
CD4000A CD4000B	_	-	09 09	10 10	50 50	_	109

Преобразователь уровней от КМОП к ТТЛ К176ПУ1 содержит пять инверторов (рис. 2.24, а). Для иего требуется два источника питания 5 В (вывод 1) и 9 В (вывод 14). Шесть преобразователей логических уровней от КМОП к ТТЛ содержит микросхема К176ПУ2 (рис. 2.24, б). Эти инверторы можно использовать также в тех устройствах логики КМОП, где требуются большие выходные токи  $I_{\text{вых}}^1$  я  $I_{\text{вых}}^0$  (иапример, при перезарядке нагрузочной емкости).

Шесть преобразователей без инверсии расположено в корпусе




Рис. 2.24. Преобразователи уровней логических сигиалов от КМОП  $^{\rm K}$  ТТЛ:

a- K176 $\Pi$ Y1; b- K176 $\Pi$ Y2; b- K176 $\Pi$ Y3; c-  $\Pi$ Y5;  $\partial-$  K561 $\Pi$ Y4

К176ПУЗ (рнс. 2.24, в). В качестве замены К176ПУ2 можно применить К561ЛН2, а вместо ПУЗ — преобразователь К561ПУ4 во всех схемах. Нагрузочная способность схем ПУ2 и ПУЗ — два ТТЛ-входа ( $I_{\rm BMX}^0$  = 3,2 мА). Микросхемам К176ПУ1 — К176ПУЗ требуется два напряжения питания. На вывод 1 подается питанне для ТТЛ-части  $U_{\rm H.RK}=5$  В, на вывод 16 (илн 14) — питание для КМОП-транзисторов, т. е.  $U_{\rm H.RC}=9$  В. Время переходного процесса преобразования уровней (от низкого к высокому) не превышает 50...100 нс, от высокого к инзкому 16...40 нс. Каждый из четырех преобразователей уровней КМОП-ТТЛ, входящих в микросхему К176ПУ5 (рис. 2.24, г), отличается комплементарными выходами. Для ПУ5 также требуется два источника питания.

Микросхема **К561ПУ4** (рис. 2.24, д) содержит шесть преобразователей уровней — буферных усилителей. По параметрам и применяемости она сходна с К561ЛН2 (шесть инверторов, рис. 2.15, г) и работает так же, как ЛН2 от одного источника питання. Вывод корпуса 16 свободный. Канал К561ПУ4 обеспечивает импульсы выходиых токов  $I_{\text{пых}}^0$  и  $I_{\text{пых}}^1$  для двух ТТЛ-иагрузок.

Микросхема К564ПУ6 (рис. 2.25, а) содержит четыре канала сдвига логических уровней (СУ) от инзкого напряження к высокому. На микросхему подают два напряження питання: на вывод 1 — коллекторное  $U_{u,nK} = 5$  В, на вывод 16 — стоковое  $U_{u,nC}$  до 15 В. В этом случае получается преобразование логических уровней ТТЛ в уровии КМОП. Входные даниые (ТТЛ) подаются на входы А—D, выходные (КМОП) выделяются на выходах  $Q_A = Q_D$ . Каждый каскад СУ имеет также входы разрешения EA—ED. В табл. 2.8 перечислены все состояния




Рис. 2.25. Преобразователь уровией логических сигналов от ТТЛ  $\kappa$  КМОП ПУ6:

а - схема (СУ - сдвиг уровня); 6 - цоколевка

входов и выходов этой микросхемы. Преобразование ТТЛ-КМОП и. инверсии данных) разрешается при высоких уровнях на входах Ел ЕД. При низком уровие на входе разрешения соответствующий вых

данных переходит в разомкнутое состояние Z.

Разрешающие импульсы должны быть инзковольтными. Диаграммы выходных сигналов данного ПУ показаны на рис. 2.26. Выходной сигнал канала ПУ переключается либо к высокому уровню (если на входе — высокий, сплошная линня), либо к низкому (если на входе низкий, штриховая линия). При этом значения времени задержки

Таблица 2.8. Состояния преобразователя высокого логического уровня в инзкий (микросхема К564ПУ6)

E	Зход	Выход
A. B. C. D	EA, EB. EC, ED	$Q^{C}, Q^{D}$
H B x	В В Н	H B Z




Рис. 2.26. Диаграмма сигналов в слеме К564ПУ6

распространения от уровней «разомкнуто» (Z) до высокого (B) или низкого (H) составят:  $t_{3\mathbf{A},p}^{0,z}=375$  нс,  $t_{3\mathbf{A},p}^{1,z}=60$  нс,  $t_{3\mathbf{A},p}^{z,0}=110$  нс и  $t_{3\mathbf{A},p}^{z,1}=325$  нс. Времена формирования сигнала при этом:  $t_{3\mathbf{A},p}^{1,0}=300$  ис и  $t_{3\mathrm{A},\mathrm{P}}^{0,1}=115$  ис. Для  $564\Pi V6$  нет ограничений последовательности включения питающих напряжений  $U_{\mathsf{H},\mathsf{n}\mathsf{K}}$  и  $U_{\mathsf{H},\mathsf{n}\mathsf{C}}$  н подачи входных сигналов. Микросхему можио эксплуатировать при условни  $U_{\text{н.п.К}} > U_{\text{н. п.С}}$ что соответствует преобразованию от высокого уровня к низкому.

## 2.6. КОММУТАТОРЫ ЦИФРОВЫХ и аналоговых сигналов

Поскольку канал полевого траизистора размыкается и замыкается при изменениях управляющего потенциала и затвор тока управления не потребляет, полевой ключ может разрывать последовательные электрические цепи. Такой электронный контакт и цепь его нагрузки с источником управляющего потенциала гальванически не связаны. На этом основан принцип как одиночного ключа коммутации (см. рис. 2.14), так и многопозиционных полупроводниковых переключателей (так называемых коммутаторов).

Коммутаторы могут иметь много входов и один выход или быть дифференциальными. Дифференциальный канал коммутации посылает

таблица 2.9. Коммутаторы цифровых и аналоговых сигналов (КТ) и селекторы мультиплексоры (КП)

Серия	Обозначение	Номер микросхемы			
K176 K561	КТ	1 -	<del>-</del> 3		
CD4000A CD4000B	Коммутатор Коммутатор	16 16	66 —		
K561	кп	1	2		
CD4000B	Селектор	52	51		

выбранный сигнал из двух входных проводов в два выходных. Подругому, такой коммутатор обслуживает дифференциальные источники сигналов, передавая токи на дифференциальный приемник.

Пля коммутаторов КМОП важно, что их электронные контакты двунаправленные: сигнал можно подать на выход коммутатора (это теперь одиночный вход), и, выбрав адрес, направить ток на один из многих выходов (номинально — входы). Коммутаторы КМОП пропускают как аналоговые, так и цифровые сигиалы. В последием случае одна и та же микросхема может работать как цифровой мультиплексор н демультиплексор. Номенклатура коммутаторов КМОП сведена в табл. 2.9.

Микросхемы К176КТ1 и К561КТ3 — это четырехканальные коммутаторы цифровых и аналоговых сигналов, которые имеют одинаковую функциональную схему и цоколевку (рис. 2.27). Каждый ключ имеет вход и выход сигнала, а также вход разрешения прохождения сигиала ЕІ. Эквивалентная схема ключа в К176КТ1 — однополюсная, т.е. только на замыкание электронного контакта. Здесь управляющей «киопкой» служит вход El. В К561КТ3 — ключ двойной, оппозитный: когда проходной канал разомкнут, вход заземляется, если канал замкнут, вход его отмыкается от нуля напряжения. Управляются оба «контакта» также от одного выхода ЕІ. Активный уровень на входе ЕІ, замыкающий канал, для КТ1 н КТЗ одинаковый — высокий.

Канал проводимости в этих коммутаторах двунаправленный. Для микросхемы К176КТ1 сопротивление канала составляет примерно 500 Ом (при уровне открывающего напряжения 9 В на входе EI). причем степень индентичности сопротивлений каналов может достигать ±10 Ом. Канал пропустит цифровые уровин с амплитудой до Uил либо аналоговые с амплитудой (от пика до пика) до U<sub>и.п</sub>/2. При нагрузке 10 кОм на частоте 10 кГи отношение сигиалов на выходе канала в замкнутом и разомкнутом состояниях не хуже 65 дБ. Степень изоляции управляющей цепн EI от канала соответствует сопротивлению 1012 Ом. Прохождение сигиала с частотой 900 кГи (при нагрузке 1 кОм) из канала в канал оценивается величиной —50 дБ. Время задержки распространення сигнала в канале 10...25 нс. Коммутатор К176КТ1 можно применить в следующих аналоговых узлах; переклю-




Рис. 2.27. Четырехканальные коммутаторы цифровых и аналоговых сигналов:

a — эквивалентная схема и цоколевка коммутаторов К176КТ1 и К561КТ3;  $\delta$  — схема и эквивалент одного канала из КТ1; s — то же для микросхемы КТ3

чатели-мультнилексоры, ключн выборки сигнала, прерыватели-модуляторы для операцнонных уснлителей, коммутационные ключи, модуляторы-демодуляторы.

С помощью ключей К176КТ1 можно строить коммутаторы для ЦАП и АЦП, а также схемы цифрового управления частотой, фазой, коэффициентом усиления сигнала. Удобно делать «врезки» одних сигналов в другие. Для цифровых систем можно строить мультиплексоры и демультиплексоры, а также использовать последовательный ключ в логических схемах, формирующих сложные последовательности импульсов с чередующейся длительностью.

Коммутатор K561 KT3 имеет существенио меньшее сопротнвление включенного канала. Двойной контакт в ключе нейтралнзует влияние переходного процесса изменения сопротнвления канала при его замыкании. Однако эгот коммутатор нельзя применять в аналоговых схе-

мах мгновенной памятн, т.е. в схемах выборки-хранения. Кроме того, в ряде случаев потребуется установить последовательный резистор ограничения тока, стекающего от источника сигнала через входной вывод (1, 4, 8 или 11) на землю, чтобы обезонасить ключ, параллельный источнику сигнала. Для коммутатора К561КТ3: сопротивление включенного канала — 80 Ом (согласование между каналами с точностью ±5 Ом), сопротивление входа управления — 1012 Ом.

Микросхемы K561 KП2 (рис. 2.28) и K561 КП1 (рис. 2.29) — демультиплексоры, содержащие восемь каналов коммутации цифровых и аналоговых сигналов. Микросхема КП2 (рис. 2.28, а) имеет восемь входов и один выход; у микросхемы КП1 те же восемь каналов организованы как четырехканальный дифференциальный коммутатор (рис. 2.29, а). Обе микросхемы имеют два вывода питания: положительное U<sub>н. С</sub> подается на вывод 16, на вывод 7 может быть подано отрицательное напряжение — U<sub>н. ПЭ</sub>.





Рис. 2.28. Мультиплексор-демультиплексор Қ561ҚП2: a - схема; 6 - цоколевка

Восьмиканальный варнант управляется трехразрядным входным кодом (A, B, C), четырехразрядный — двухразрядным кодом (A, B). Обе схемы имеют вход разрешення EI. Если на нем присутствует высокий уровень, все каналы размыкаются. Номер включенного канала, соответствующий коду входов, можно определить по табл. 2.10. Сопротнвление включенного канала при  $U_{\text{и.пС}}$ =5 В находится в пределах 0,5 . . . 2,5 кОм, при  $U_{\text{и.пС}}$ =15 В оно существенно уменьшается (0,13 . . .



Рнс. 2.29. Мультиплексор-демультиплексор Қ561ҚП1:

а — схема; б — цоколевка

Таблица 2.10. Управление каналами в микросхемах КП2 и КП1

	Вход КП2			Включен	Включен Вход Кін					
EI	С	В	A	канал КП2	EI	В	A	канал КПІ		
H H H H H H B	H H H B B B	H H B H H B	H B H B H B X	1 2 3 4 5 6 7 8	H H H B	H H B B x	H B H B	(1C, 1D) (2C, 2D) (3C, 3D) (4C, 4D)		

...0,28 кОм). Время задержки распространения сигнала в канале не превышает 30 нс.

На рис. 2.30, a показано однополярное включение для КП1 и КП2. Согласно рис. 2.30, b, если на вывод 7 подать отрицательное напряжение пнтания— $U_{\text{N},\text{N}}$ , получни возможность пропускать симметричный двухполярный аналоговый сигнал. В данном случае его амплитуда (от рика до пика) сможет достигать  $\pm 7,5$  В, т. е. от  $-U_{\text{N},\text{N}}$  до  $U_{\text{H},\text{N}}$ С

Адресные и логические сигиалы в любом из этих режимов должиы иметь в качестве нуля напряжение инзкого уровия.

На рнс. 2.30, в показан особый пример применения дифференциального коммутатора КП1. От источников U1—U4, не имеющих общей точки, сигналы через коммутатор-мультиплексор попадают на дифференциальный усилитель сигналов линин, далее проходят по двухпро-




Рис. 2.30. Схемы включения К561КП1 и К561КП2:

a — для коммутации однополярных сигналов;  $\delta$  — для коммутации двухполярных сигналов; s — схема передачи сигналов в двухпроводную линию дифференциальным коммутатором

водной линни связи на дифференциальный приемник и коммутатордемультнплексор, на выходах которого последовательно получаем выборки сигналов U1—U4. Таким способом уплотняют сигналы в двухпроводной линии (здесь: четыре сигнала передаем по одной линии).

#### 2.7. ТРИГГЕРНЫЕ МИКРОСХЕМЫ КМОП

Среди микросхем КМОП присутствуют все типы триггеров: RS, D и JK (см. табл. 2.11). Нанболее популярны D-триггеры, причем в микросхемах ТМ1 и ТМ2 их содержится по два, а в ТМ3—четыре. Микросхема ТВ1 содержит два наиболее универсальных ЈК-триггера.

Таблица 2.11. Микросхемы КМОП: RS-триггеры (TP), D-триггеры (TM) и JK-триггеры (TB)

Серня	Обозначение	How	Номер микросхемы				
K56I	ТР	2	_	_			
CD4000B	RS-триггер	43					
K176 K561	тм		2	3			
CD4000A, B	<b>D-триггер</b>	_	13	42			
K176 K561	ТВ						
CD4000A, B	ЈК-триггер	27					

мнкросхема K561TP2 (рис. 2.31) содержит четыре RS-триггера (DD1.1 - DD1.4), что удобно для накапливания 4-разрядных двоичных слов. Выходы каждой защелки имеют третье Z-состояние. Снгнал разрешения — общий для четверки триггеров подается на вход ЕІ. Если на этом входе нулевой уровень, выходы размыкаются (переходят в **Z-состояние).** 

Каждый триггер состоит из RS-защелки (два инвертора ИЛИ),




Рис. 2.31. Микросхема К561ТР2: схема одной RS-защелки со входом разрешения EI; б — цоколевка

нивертора и ключа коммутации КК (см. рис. 2.14), который управляется от шин Е и Е, объединяющих все четыре канала. Триггер имеет два входа данных R н S. Все состояння триггерного канала (рис. 2.31, a) сведены в табл. 2.12. Низкие уровни на входах S и R не меняют состояние выхода Q. Если S=1 и R=1, триггер эту информацию не зашелкивает, но на выходе Q транслируется сигнал S=1 (пока он присутствует). Время задержки распространения сигнала для триггера К561TP2 не превышает 200 нс, время перехода к состоянию Z не более 100 HC.

На рис. 2.32 показаны применения RS-защелок. Схема (рис. 2.32, a) позволяет устраинть последствия дребезга, возникающего при переключении контакта S1, т.е. возможные ложные импульсы записи единицы

в логическое устройство. Применнв RS-триггер DD1.1 н двухполярный переключатель S1, получим на выходе гарантированный единственный им-

пульс записи.

На рис. 2.32, 6 показано устройство последовательной загрузки данных от четырех шин данных А-D в общую, выходную. Например, по команде Загрузка В (активный уровень - инзкий) данные от выбранной сейчас входной шины В проходят через четыре усилителя микросхемы DD2,

Таблица 2.12. Состояния RS-защелки в микросхеме K561TP2

	Вход	. Выход Q <sub>n</sub>	
Ei	s <sub>n</sub>	R <sub>n</sub>	. Baxon Vn
II B B B	x B H B	x H B B	Z В Н QSB Не меняется

фиксируются четырьмя триггерами микросхемы DD6, если на входе разрешення этой шины ЕІВ присутствует высокий уровень. На входах разрешения EIA, EIC, EID должны присутствовать низкие уровни, размыкающие выходы (следовательно, сигналы Загрузка В и Разрешение ЕІВ должны быть инверсными). Выходные сигналы передаются в четырехпроводную шниу через ннверторы, содержащиеся в микросхеме DD9 K561ЛH2. Зафиксированные в DD6 данные можно на определенное время сохранить. Общий сброс дается по входам R (положительный уровень).

Мнкросхемы К176ТМ1 н К176ТМ2 показаны на рнс. 2.33. Каждая из них содержит по два D-триггера, причем триггер в TM1 имеет только вход сброса R, а в ТМ2 есть оба входа асинхронного управления: R и S. Структурная схема одного D-триггера показана на рис. 2.33, а. Все состояння триггера ТМ2 сведены в табл. 2.13. Триггер переключается по положительному перепаду на тактовом входе С, при этом логический уровень, присутствующий на входе D, передается на выход Q

Входы сброса R и установки S триггера независимы от тактового входа С и имеют высокие активные уровни. Максимальная тактовая частота может достигать 5 МГц, но время фронта тактового сигнала не должно превышать 5 мкс (см. рис. 2.7, г). С другой стороны, длнтельность тактового импульса должна быть более 100 нс. Время установления выходных данных — более 25 нс.

Микроскема К561ТМЗ (рис. 2.34) содержит четыре D-триггера каждый из которых имеет индивидуальный вход D и два выхода Q и Q. Однако вход тактового импульса С общий. Кроме того, имеется общий вход переключателя поляриости Р. Если на входе Р — низкий уровень, информация от входа D появится на выходе Q во время низкого уровня тактового импульса С. Если на входе Р — высокий уровень, передача данных будет иметь место при высоком уровне на входе С.

Если на входе С наблюдается перепад (положительный при P=0 и отрицательный при P=1), информация, присутствующая во время этого перепада на входе D, задерживается до прихода тактового импульса




Рис. 2.32. Применение RS-защелок:

a — контакт без дребезга;  $\delta$  — устройство загрузки данных от четырех шин в общую




Рис. 2.33. Микросхемы с двумя D-триггерами: a - схема одного D-триггера; b - цоколевка К176ТМ1; b - цоколевка К176ТМ2

вротивоположной полярности. Сигналы управления каждым триггером в K561TM3 сведены в табл. 2.14. Длительность тактового импульса должна превышать 120 нс, время хранения состояния триггера также более 120 нс.

Микросхемы К176ТВ1 и К561ТВ1 (рис. 2.35) состоят из двух независимых ЈК-триггеров. Схема одного триггера представлена на рис. 2.35, а. Триггер имеет асинхронные входы R и S, два выхода Q и Q. Данные можно подать на синхронные входы J и K согласно первым четырем строкам табл. 2.15. Сигнал, поданный на вход J или K, появится на выходах Q и Q после прихода на тактовый вход С положительного перепада. Отрицательный перепад на входе С на ниформацию триггера не влияет.

Последние три строки табл. 2.15 отображают действие асинхрониых входов S и R. Пока на этих входах присутствуют напряжения высокого уровня, на выходах Q и  $\overline{Q}$  также будут напряжения высокого уровня. Максимальная тактовая частота для триггера из микросхемы K561TB1 составляет 3 МГц (режим Т-переключателя, делителя частоты в два раза). Длительность тактового импульса должна превышать 170 ис, однако время нарастания и спада его фронта не должно быть более 5 мкс. Длительность импульсов S и R — не менее 120 ис.




Рис. 2.34. Микросхема с четырьмя D-триггерами:

a — схемь одного D-триггера, схемы распределения тактовых импульсов С и импульсов полярности P;  $\delta$  — структурная схема K561TM3; s — цоколевка TM3

Таблица 2.13. Состояния D-триггера из микросхемы K176TM2

Таблица 2.14. Управленне трнггером в мнкросхеме К561TM3

	ŀ	Зход						
Сних	Синхронный		фонныи	Bы	вход Вход		од	Parker ()
	D	R	s	Q	Q	<u> </u>	P	Выход Q
	н	н	н	н	В	н	н	D
<u></u>	B	H H	H H	В Без	H 113-	7-	н	Не разрешено
					ення	В	В	D
x x x	x x x	B H B	H B B	Q H B B	Q B H B	7-	В	Не разрешено

#### 2.8. СЧЕТЧИКИ-ДЕЛИТЕЛИ КМОП

В даниом параграфе рассмотрим 11 типов микросхем КМОП среднего уровня интеграции, необходимых для счета импульсов и деления частот, Номенклатура счетных микросхем сведена в табл. 2.16. Счет-

чики-делители составляют несколько групп. Например, счетчики ИЕЗ— ИЕБ предназиачены для построения схем электроиных секундомеров, часов, таймеров. Их можно нспользовать, например, для обслуживания индикаторов цифровых мультиметров, термометров. Счетчики ИЕВ и ИЕВ нмеют дешифрованные выходы (10 н 8 соответственно). Счетчики ИЕП н ИЕП однотипные четырехразрядные, реверсивные. Разнообразные возможности деления частот открывает применение счетчиков ИЕ2, ИЕПО, ИЕП и ИЕП Имеются счетчики асинхроиные, синхронные, разрядные и даже 14-разрядный — ИЕПО.

микросхема K176ИЕ2 (рис. 2.36, а) — счетчик, который может работать как двончный, так и как десятичный. Счетчик имеет пять двонч-




Рис. 2.35. Микросхема с двумя ЈК-триггерами: a - схема одного ЈК-триггера; b - цоколевка Қ561ТВІ

Таблица 2.15. Состояния трнггера в микросхемах К178 и К561ТВ1

	Пред	ыдущее со	стояние		1	Следующее		
	вх	ода		выхода	С	состояние выхода		
J	K	s	R	Q	<u>]</u>	Q	Q	
В	x	н	н	н	-	В	н	
x	Н	Н	Н	В	<u> </u>	В	н	
H	x	Н	Н	Н	<u>-</u> -	н	В	
x	В	н	н	В	Ī	н	В	
x	x	н	Н	x		Не ме	няется	
x	х	В	н	x	x	В	H	
x	x	Н	В	x	x	н	В	
x	x	В	В	x	×	В	В	
						Не фикс	нруется	

Таблица 2.16. Счетчики КМОП

Серия	Обозначе-					Номе	р ми	кроск	PM				_
	ние	2	3	4	5	8	9	10	11	14	15	16	19
K176 K561	ИЕ	+	+	+	+	+	+	+	+	+	+	+	+
CD4000A CD4500B	_	=	_	_									

ных выходов (выводы 10...14) и одии десятичный (15). По входам S1—S4 (выводы 4...7) можно записать в счетчик предварительные данные. По входу R счетчику дается асинхронный сброс. На вывод 3 по-




Рис. 2.36. Счетчики-делители:

a — двончио-десятичный К176ИЕ2;  $\delta$  — двоичный К176ИЕ3 для семисегментного индикатора; s — десятичный К176ИЕ4; s — генератор секунджых жипульсов К176ИЕ5

дается сигнал тактовой частоты C<sub>(1)</sub>. По входу 2/10 осуществляется переключение счета. Если на входе 2/10 — высокий уровень, счетчик работает как двоичный; при инэком (нулевом) потеициале — как десятичный и на выводе 15 появляются импульсы с частой f/10.

Простейшее включение счетчика ИЕ2: вывод 2 соединить с выволом 16, а выводы 4, 5, 6, 7, 8— заземлить. На вывод 3 подать частоту f. На выводах 14, 13, 12, 11, 10 появятся частоты f/2, f/4; f/8, f/16 и f/32 соответственно. Выед ЕС (т.е. 2) служит для разрешения счета.

Микросхема К176ИЕЗ (рис. 2.36, б) — счетчик. Он снабжен дешифратором для «зажигания» элементов семнсегментных нидикаторов. Тактовая частота f подается на вывод 4. На выводах 2 н 3 получим частоты
f/2 н f/6. Выводы 8...13 н 1 — это выходы для присоединения к каждому
из семи сегментов цифрового нидикатора НG1: от а до g соответственно. Если индикатор светодиодный, вывод 6 счетчика ИЕЗ следует заземлить. Для электролюминесцентного индикатора и а этот вывод G
подается модулирующая импульсная последовательность с частотой
32 кГц или 64 кГц (от выводов 11 н 12 счетчика К176ИЕ5). Сброс показаний индикатора в нуль дается по входу R (вывод 5).

Микросхема К176ИЕ4 (рнс. 2.36, в) — десятичный счетчик. От предыдущего двончного ИЕЗ он отличается тем, что на выводе 2 выделяется последовательность с частотой f/10, а на выводе 3 — f/4. Назначение счетчиков ИЕЗ и ИЕ4 — обслуживание семнсегментных индикаторов в электронных часах и цифровых измерительных приборах.

Микросхема К176ИЕ5 (рис. 2.36, г) — счетчик. Он служит генератором секундных импульсов для электронных часов и других программаторов и таймеров. К выводам 9 и 10 иепосредственио подключается кварцевый резонатор (либо сюда подается эталонная частота от постороннего генератора). Частота кварцевого резонатора f может быть 16 384 Гц (т.е. 2<sup>14</sup> Гц) либо 32 768 Гц (т.е. 2<sup>15</sup> Гц). На буферных выводах 11 и 12 присутствует сформированная и усиленная последовательность с частотой f. На выводе 1 имеется частота f/28. Вывод 4 дает частоту f/2<sup>14</sup>, а вывод 5 — f/2<sup>15</sup>. Таким образом, на выводе 4 будет последовательность секундных интервалов при входиой частоте f = 2<sup>16</sup> Гц, а на выводе 5 секундная последовательность появится при f = 2<sup>15</sup> Гц. Чтобы счетчик давал секундную последовательность, выводы 1 и 2 следует перемкнуть, поскольку вывод 2 — это вход частоты f/28.

Микросхемы К176ЙЕВ и К561ЙЕВ (рис. 2.37) — десятичные счетчнки-делители. Они имеют 10 дешифрированных выходов Q0 ... Q9. Схема счетчиков (рис. 2.37, а) содержит пятикаскадный высокоскоростной счетчик Джоисона и дешифратор, преобразующий двоичный код в сигнал на одном из десяти выходов.

Еслн на входе разрешення счета ЕС присутствует низкий уровень, счетчик выполняет свои операции синхронно с положительным перепалом на тактовом входе С. При высоком уровне на входе ЕС действие тактового входа запрещается и счет останавливается (см. диаграмму сигиалов, рис. 2.38, третья линия). При высоком уровне на входе сброса R счетчик очищается до иулевого отсчета.

На каждом выходе дешифратора высокий уровень появляется только на период тактового импульса с соответствующим номером (см. диаграмму, рнс. 2.38). Счетчик имеет выход переноса Свых. Положительный фронт выходного сигнала переноса появляется через 10 тактовых периодов и используется поэтому как тактовый сигнал для счетчика следующей декады. Максимальная тактовая частота для счетчика 2 МГц.




Рис. 2.37. Схема десятичного счетчика К561ИЕ8 (а) и его цоколевка (б)

Длительность импульса запрета счета должна превышать 300 нс, длительность тактового импульса не должна быть меньше 250 ис. Время действия импульса сброса должио превышать 275 ис. Возможные логические и импульсные состояния счетчика сведены в табл. 2.17.

Таблица 2.17. Состояння счетчиков К176ИЕ8 и К561ИЕ8

	Вход		
R	С	EC	Режим
В	x	x	Q0=Q5-Q9=B, Q1-Q9=H
Н	В		Счетчик работает
Н	-	์ หี	<b>»</b> »
H	H	х	Код без изменений
H	x	В	<b>&gt;</b>
H	В		<b>&gt;</b>
н		H	<b>»</b>

На рис. 2.39 показана схема применения счетчика К561ИЕ8 с укороченным циклом. Здесь от выхода N (где 2<N<9) импульс подается на сброс RS-триггера (используются ключи DD2.3 и DD2.4 дополинтельной микросхемы К561ЛЕ5). Если N=6, то счетчик ИЕ8 будет работать как делитель на шесть, что необходимо для устройств отсчета секуид и минут для часов. Выходной сигиал с частотой f<sub>вых</sub>=f<sub>вх</sub>/N появляется на выходе переноса и используется для запуска следующего каскада. Дополнительный RS-триггер в схеме (рис. 2.39) запускается при совпадении тактового импульса f<sub>вх</sub> и импульса иулевого отсчета




Рис. 2.38. Днаграмма сигналов в счетчике К561ИЕ8




Рис. 2.39. Работа счетчика К561ИЕ8 с укороченным циклом

К561ИЕ8. Еслн выбрано N<6, то на выходе переноса  $C_{\mathtt{вых}}$  не сможет выделнться положительный фронт (см. диаграмму рис. 2.38). В этом случае в качестве сигнала переноса (такт следующему счетчику) используется импульс от выхода Q0.

Микросхема Қ561 ИЕ9 — счетчик-делитель на 8 (рис. 2.40). Этот счетчик, однотипный с предыдущим, имеет в основе синхронный счетчик Джоисона (используется четыре триггера), который дает повышение

скорости счета. При этом в выходных сигналах отсутствуют пики помех. Дешифратор переводит состояния триггера счетчика в восемь выходных, соответствующих счету от 0 до 7. Диаграмма выходных состояний счетчика К561ИЕ9 (рис. 2.41) сходиа с диаграммой для ИЕ8 (рис. 2.38) в части действия импульсов: запрет счета и сброс. Сигнал выходного переноса Свых завершает инкл счета при восьмом тактовом импульсе. Положительные фронты импульсов Свых используются как тактовая последовательность для последующего счетчика ИЕ9. Таким образом, двухкаскадное соединение получается асинхроиным (второй счетчик работает от пульсаций Свых), хотя каждый из счетчиков — синхронный.




Рис. 2.40 Счетчик-делитель иа 8: а — схема ИЕ9; б — цоколевка

Логнческие состояния и импульсные переходы счетчика ИЕ9 сведены в табл. 2.18. Длительность тактового импульса должна быть больше 250 ис, поэтому максимальная тактовая частота — 2 МГш. При напряжении питания 5 В тактовая частота ие превышает 0,6 МГш. При напряжении питания 15 В требуется выбрать длительность импульса сброса — более 300 ис, время его последействия составляет 275 ис (при напряжении  $U_{\rm R, B} = 5$  В — оно окажется равным I мкс).

Схема симметричного деления интервалов на число 2<N<8 стро-

ится аналогично схеме (рис. 2.39).

Микросхема K561 И E10 (рис. 2.42) содержит два синхронных двончиых счетчика-делителя (без дешифраторов). Каждый счетчик основан на четырех D-триггерах (рис. 2.42, а). Линии С и EC (тактовая н




Рис. 2.41. Днаграмма сигналов в счетчике К561ИЕ9




Рис. 2.42. Схема одного счетчика (а) и цоколевка двухканальной схемы К561ИЕ10 (б)

разрешения тактов) взаимозаменяемые, но отличаются противоположными активными уровнями, поэтому можно организовать счет по каждому фронту такта: по положительному и отрицательному.

В обычном режиме на вход ЕС следует подавать напряжение высокого уровня, поэтому ход счета окажется синхронным с каждым положнтельным тактовым фронтом. Счетчик работает при напряжении высокого уровня на входе сброса R. Нулевые уровин на выходах О получатся, если на входе аснихронного сброса R будет присутствовать напряжение инзкого уровия. Из табл. 2.19 видно (вторая строка), что напряжение низкого уровня на тактовом входе может быть разрешающим, тогда тактовым станет вход ЕС н счетным станет отрицательный перепад импульса на входе ЕС.

Таблица 2.19. Состояния

счетчика из К561 ИЕ10

Таблица 2.18. Состояння счетчика К561ИЕ9

Вход Вход Режим Режим EC R C EC Счетчик работает В Н  $Q_0 = Q_4 - Q_7 = B$ В х Х 01 - 07 = HН Н Н В Счетчик работает Код не меняется Н x Н Н Н Н Н Код без изменений Х Н Н Н В Х Н В В Н В Аснихронный сброс х X Н Н

Синхронные счетчики можно каскадировать, но двухкаскадная схема станет асинхронной. Для этого выход Q3 первого счетчика следует соединить со входом ЕС последующего, подав на его тактовый вход С напряжение низкого уровия.

При напряжений питання Uи.n=15 В максимальная тактовая частота достигает 4 МГц, минимальная длительность импульса сброса 80 нс, минимальная длительность импульса разрешения 140 нс (при питании U<sub>н.п</sub>=5 В значения этнх параметров примерно в 3 раза хуже:

1,5 МГц, 250 нс, 400 нс).

На рис. 2.43 показана днаграмма сигналов на выходах счетчика Q0-Q5 из микросхемы ИЕ10, где дана фазировка тактовых и разрешающих сигналов по входам С и ЕС. Восьмая линия диаграммы (рис. 2.43) показывает выходной снгнал Q3 (дес.) десятнчного варианта (мнкросхема СD4518В) данного счетчика.

Микросхема Қ561ИЕ11 (рис. 2.44) — двоичный, четырехразрядный, реверсивный счетчик. Его удобно применять для подсчета приращения данных, причем несколько корпусов ИЕП можно объединить в многокаскадные синхронные либо асинхронные счетчики. На основе этих микросхем выполняются синхронные делители частоты. Счетчик имеет

четыре выхода Q0-Q3, входы предварительной записи-установки S0-S3. а также вход разрешения этой операции SE. Вход н выход переноса  $\overline{C}_{nx}$  н  $\overline{C}_{nmx}$  имеют активные напряження низкого уровня.

Запускающий тактовый перепад С для данного счетчика — положительный. Вход сброса данных R — асинхронный. Данные счетчика сбрасываются в ноль, если на вход R подается напряжение высокого уровня. пля переключення направлення счета (на увеличение или на уменьшение) служит вход U/D (Больше/Меньше). Состояния и переходы счетчика К561ИЕ11 сведены в табл. 2.20). Микросхема считает, если на вход переноса  $\overline{C}_{Bx}$ , а также на входы SE и R, поданы низкне уровни.




Рис. 2.43. Диаграмма сигналов в одном счетчике К561ИЕ10

Код на выходах будет возрастать при каждом положительном перепаде на тактовом входе, когда на входе U/D присутствует высокий уровень напряження. Если этот уровень сделать низким, содержимое счетчика будет уменьшаться при каждом положительном фронте на входе такта С.

Таблица 2.20. Состояние счетчика К561 ИЕ11

		Вход			
С	C <sub>BX</sub>	U/D	SE	R	Режим
x 	B H H	х В Н	H H H	H H H	Не считает Код больше Код меньше
x x	x x	x x	B	H B	Предварительная установка Сброс


Счетчик Рис. 2.44. К561ИЕП: 8233 0 KSGINEI B 12

Синхронное каскадирование счетчиков ИЕП получится, если соединить параллельно тактовые входы и подать сигнал от выхода переноса Свых первого счетчика на вход переноса Свх последующего (более старшего). Для асинхронного каскадирования требуется соединить Съих с тактовым входом С последующей микросхемы.

Чистый, без сбоев тактовый сигнал для последующего счетчика получится, если на входе  $U/\bar{D}$  сигнал меняется в момент присутствия на-

пряження высокого уровня на тактовом входе.

Микросхема К561ИЕ14 (рис. 2.45) — четырехразрядный реверсивный счетчик. Он может работать как двоичный и как десятичный делитель. Внутренняя структура счетчика для увеличения быстродействия снабжена схемой ускоренного перноса.



Рнс. 2.45. Счетчик К561ИЕ14:

a — цоколевка;  $\delta$  — схема организации раздельных входов

Счетчик имеет четыре раздельных выхода Q0-Q3 и выход переноса Свых. Вход тактовых импульсов С единый для счета на увеличение н уменьшение. Чтобы организовать раздельные тактовые входы Си (на увеличение) и Со (на уменьшение), требуется на дополнительной микросхеме К561ЛА7 (Й) собрать RS-защелку (рис. 2.45, б). Если на вход Ср данной схемы поступит сигнал высокого уровня, вход переключення направления счета  $U/\overline{D}$  счетчика ИЕ14 получит напряженне инзкого уровня и счет будет уменьшаться. На другом выходе С схемы (рнс. 2.45. б) формируется единая тактовая сетка, которую следует подать на вывод 15 ИЕ14.

Запрещается счет, т. е. действие тактовых импульсов, с помощью высокого уровня на входе переноса Сэх (это же вход «Запрет такта»). С помощью входа разрешення предварительной записи SE (когда на нем присутствует напряжение высокого уровня) можно записать в счетчик начальный код, воспользовавшись входами S0-S3. Если на эти провода поданы напряження низких уровней, то соответствующие разряды получают нулевой отсчет. Если на входах Свх и SE присутствуют напряжения инзких уровней, счетчик дает приращение (уменьшение) содержимого на 1 при каждом положительном тактовом пере-

пале.

Нв выходе переноса  $C_{\mathtt{вых}}$  иормальное напряжение высокого уровня. Оно переключается к инзкому уровню, если в режиме «больше» счет стал максимальным (или минимальным в режиме «меньше»). В это время на входе  $C_{\mathtt{sx}}$  сигнал разрешающий, т. е. напряжение инзкого уровня. Если вывод  $C_{\mathtt{sx}}$  не используется, его надо подключить к нулю.

Счет будет вестись в двончном формате, если иа входе B/D (Бинарный/Децимальный) присутствует напряжение высокого уровня. Счет будет десятичным, если на вход  $B/\overline{D}$  подано напряжение низкого уровня. Наконец, счетчик увеличнвает содержимое, если на вход  $U/\overline{D}$  (Больше/Меньше) подается иапряжение высокого уровня. При напряжении низкого уровня на входе  $U/\overline{D}$  счет уменьшается.

При параглельном соедниенин тактовых входов нескольких счетчиков К561ИЕ14 получим быстрый синхронный счет. В асинхронном режиме многокаскадный счетчик работает медлениее. Максимальная

Таблица 2.21. Сигналы управления счетчиком К561 ИЕ16


Вход управления	Сигнал	Режим
Бинарный/Децимальный	1 (B)	Двончный счет
(B/D)	0 (B)	Десятичный счет
Больше/Меньше	1 ` ′	Счет на увеличение
(U/D)	0	Счет на уменьшение
Разрешение установки (SE)	1	Прием от параллельных входов
(02)	0	Нет прнема
Вход переноса (запрет так-	1	После тактового перепада не
товых импульсов)		счнтает
(C <sub>BX</sub> )	0	Считает

тактовая частота для счетчика K561ИE14 2 МГц (при U<sub>п.п</sub>=10 В), время установления режимов после их переключения — более 460 нс, длительность времени импульса предварительной записи по входам S0—S3 не менее 320 нс (660 нс при напряжении питания 3 В). Сигиалы управления для счетчика K561ИE14 сведены в табл. 2.21.

Микросхема К561ИЕ16 (рис. 2.46) содержит 14-разрядный асинхронный счетчик (счетчик пульсаций), дающий на своих выходах Q0→Q13 16 384 двончных отсчетов (сравните со счетчиком К176ИЕ5, рис. 2.36, г). Счетчик имеет выходной каскад, формирующий (обостряющий) тактовые импульсы. Схема входной части счетчика (формирователь и первый триггер со схемой мастер-помощиик) показаны на рнс. 2.46, 6. Выходной провод Q0 получает сигнал от буферного инвертора.

Счетчик сбрасывает выходные сигналы в нуль при напряжении высокого уровия на входе сброса R. Содержимое счетчика увеличивается согласно каждому отрицательному перепаду тактового импульса. Максимальная тактовая частота достигает 3 МГц, длительность импульса сброса должна превышать 550 ис.

Микроскема К561ИЕ19 (рнс. 2.47) — пятнразрядный сиихронный счетчик по схеме Джонсона. От каждого триггера счетчика сделан ин-



Рнс. 2.46. Счетчик K561ИЕ16: a = поколевка: 6 = схема одного двухступенчатого триггера из этого счетчика




Рис. 2.47. Счетчик Қ561ИЕ19:

а - скема; б - цоколевка




Рис. 2.48. Днаграмма сигналов в счетчике K561ИЕ19 (a) и присоединенне дополнительных элементов, чтобы получить деление на нечетисе число (б)

версный выход  $\overline{Q0}$ — $\overline{Q4}$  (через буферные инверторы). Счетчик имеет пять входов предварительной записи (установки) S0—S4, тактовый вход C, вход последовательных данных D, а также вход сброса R. Входами S0—S4 можно воспользоваться, если подать сигнал разрешения установки (высокий уровень) иа вход SE.

На рис. 2.48, а приведена днаграмма сигналов на выводах счетчика ИЕ19. Показанная фазировка выходных импульсов Q0—Q4 позволяет строить иа базе ИЕ19 каскады деления частоты на число N, где 2 < N < < 10. Для деления на четное число (N=2, 4, 6, 8, 10) добавочные элементы не иужиы. Требуется только присоединить ко входу D выход  $\overline{Q5}$  при делении на  $10, \overline{Q4}$ — иа  $8, \overline{Q3}$ — иа  $6, \overline{Q2}$ — на 4 и  $\overline{Q1}$ — на 2. При необходимости деления на иечетное число ко входу надо присоединить через двухвходовый элемент  $\overline{H}$  два выходных сигнала, выбрав нх согласно рис. 2.48, 6. Максимальная тактовая частота для счетчика 2 МГц, максимальное время установления выходных сигналов — 300 ис.

#### 2.9. РЕГИСТРЫ КМОП

Среди многофункциональных микросхем средиего уровия интеграции, выполиенных на логических элементах КМОП, популярны четырех, восьми и двенадцатиразрядные регистры. Номенклатура регистров КМОП разных серий сведена в табл. 2.22. Микросхема ИР2 содержит два четырехразрядных последовательных регистра, ИР9—четырехразрядный, последовательно-параллельный регистр, ИР6—уинверсальный двунаправленный весьмиразрядный шинный регистр с последовательным и параллельным входами. Двенадцатиразрядный ре-

таблица 2.22. Регистры КМОП

				Номер м	нкрос <b>хем</b>	ы	
Серня	Обозначение	2	6	9	10	12	13
K176 K561	ИР	++		+	+	+	K564
CD4000 A CD4000 B MM54C	-  -  -	15 —	34 —	35 —	06 —	108	905

гистр ИР13 необходим для построения АЦП по схеме последовательного приближения (сравиите с микросхемой К155ИР17). Микросхема ИР10 содержит четыре отдельных регистра.

Микросхемы К176ИР2 и К561ИР2 (рнс. 2.49) содержат по два иезависимых четырехразрядных регистра сдвига. Каждый регистр имеет четыре выхода Q от каждого триггера. Все триггеры регистра двухсту-




Рис. 2.49. Регистр К561ИР2 (а) и его цоколевка (б)

пенчатые, D-типа. Данные в регистр вводятся через последовательный вход D. Регистр имеет вход тактовых импульсов C, причем данные принимаются от входа D первого триггера и сдвигаются иа один такт вправо после каждого положительного тактового перепада на входе C. Сброс в нуль даиных на выходе Q регистра получится, если на вход асинхронного сброса R подать иапряжение высокого логического урсвия.

Состояння каждого регистра из состава ИР2 отображены в табл. 2.23. Четыре выхода регистра позволяют преобразовать последователь-

Таблица 2.23. Состояния регистра из микросхемы К561ИР2

-	Вход		1	Выход
С	D	R	Q <sub>0</sub>	Q <sub>n</sub>
۲,۲,۰,×	H B x	Н Н Н В	Н <b>В</b> Q1 Н	Qn−1 Qn−1 Без изменения Qn Н

ный код, принимаемый по входу D, в параллельный, на выходах Q0—Q3, отображаемый через четыре такта. Из одного корпуса ИР2 можно сделать 8 разрядный регистр-преобразователь, соединив последовательно оба регистра микросхемы.




Рис. 2.50. Двунаправленный шинный регистр K561ИР6: a - схема: 6 - цоколевка

Тактовая частота регистров достигает 2,5 МГц, но для устойчивого переключения триггеров на минимальной частоте длительность тактового перепада не должиа превышать 15 мкс.

Микросхема К561ИР6 — 8-разрядный, двунаправленный шинный регистр со входами и выходами как параллельными, так и последовательными. Структуриая схема и цоколевка регистра К561ИР6 показаны на рис. 2.50. Регистр имеет: последовательный вход даниых S1, тактовый вход С, вход ЕА разрешения линиям А, входы переключения асинхронного н синхронного режимов А/S, а также параллельного и последовательного — Р/S. Имеется также вход управления А/В, на который подается сигнал, разрешающий прием данных от 8-разрядных шин А или В. Каждый из восьми разрядов регистра имеет два двунаправленных входа-выхода данных (всего 16). В зависимости от сигнала на

входе А/В выбираются для работы с данными 8 линий А или 8 ли-

ний В. Регистр К561ИР6 применяется: для параллельного обмена информацией между двумя 8-разрядными шииами даиных А и В; для преобразования последовательных данных в параллельные перед загрузкой их в шины А и В; для накоплеиня и рециркуляции данных; для преобразования параллельных данных, пришедших по каждой шине, в последовательные, выходящие по одному проводу.




Рис. 2.51. Внутренияя схема регистра Қ561ИР6 (a) и схема ключа ком-мутации (b)

Внутри схемы регистра (рис. 2.51, a) все триггеры двухступенчатые, D-тнпа с отдельными входамн такта для ступеней «мастер» (вход  $\overline{C}_n$ ) и «помощинк» (вход  $\overline{C}_n$ ). Сложная тактовая последовательность, генерируемая внутри микросхемы, позволяет надежно переносить данные из первого триггера во второй как в синхронном, так и аснихронном режимах. Для того чтобы переключать направления записи данных на входы D-триггеров и съема данных с их выходов  $\overline{Q}$  (далее — после инверторов), в схеме регистра используются ключи коммутации. Логика работы такого КК показана на рис. 2.51,  $\delta$ .

Если рассмотреть часть схемы (рнс. 2.51, a) «Разряд 1», можно обнаружить, что один КК коммутирует последовательные данные от




Рис. 2.52. Схемы применения регистра Қ561ИР6:

а— 16-разрядный регистр; б— другая скема 16-разрядного регистра; в → фазовый компаратор

входа SI согласно сигиалу управления, пришедшему на вход «Параллельно/Последовательно» (P/S). По два КК обслуживают выводы A0 н B0. Нетрудио видеть: если замкнуть левые ключи этих пар, провода A0 н B0 станут входами (правые КК должны быть разомкнуты). Если поменять состояние этих пар КК, провода A0 и B0 станут выходами. Реально решается нная задача: все провода A и B по комаидам должны стать входами или выходами. Для такого переключения иа вход A/B подается напряжение нужного уровня, а фазы переключения левых и правых КК выбраны противоположиыми.

Рассмотрим режим работы регистра ИР6. Параллельная работа регистра разрешается, если иа вход Р/S подано напряжение высокого уровня. В регистр данные при этом поступают синхронно с положительным тактовым перепадом, если на входе переключения режимов асинхронного и синхрониого А/S присутствует напряжение низкого уровня, режим приема становится синхронным и не зависит от тактовых перепадов.

Вход переключення шин А/В меняет назиачение линий А и В. Если иа входе А/В — иапряжение высокого уровия, линии А становятся входами, линин В — выходами регистра. Подав на вход А/В напряжение низкого уровия, меняем направление потока параллельных данных: они будут приниматься линиями В, а линин А станут выходами. Пользуясь входом ЕА разрешения линиям А, можно питать данными от одной шины несколько регистров К561ИР6. Линии А будут подключены (разрешены), если на вход ЕА подано напряжение высокого уровия. Данные в регистре зафиксируются, если сигиал на входе А/В будет высокого, а на входе ЕА — инзкого уровия.

Регистр работает в последовательном режиме, если на вход P/S подано напряжение инзкого уровия. Данные через последовательный вход SI будут продвигаться по регистру сиихронию с каждым положительным перепадом на тактовом входе. Вход A/S запрещается внутренней схемой, поэтому невозможен асинхронный последовательный режим.

Последовательно записанные в регистр данные отображаются на линнях A (если на входе A/B присутствует напряжение высокого уровня) или на линнях B (на входе A/B— напряжение низкого уровия, а на входе EA— высокого). Все возможные 12 режимов работы регистра ИР6 сведены в табл. 2.24. Тактовая частота для данного регистра может превышать 3 МГц.

Регистр К561ИР6 пригоден для построения многих устройств: регистры сдвига (влево и вправо) с параллельной и последовательной загрузкой, регистр хранения адреса, шинный регистр в системе, генератор псевдошумовых последовательностей, кольцевой или синхронный счетчики. На рис. 2.52 показаны три примера применения регистра К561ИР6. Шестнадцатиразрядный регистр (рис. 2.52, а) может работать в режимах: параллельный прием — последовательная выдача, последовательный прием — параллельная выдача и последовательные как прием, так и выдача данных. Переключение этих режимов осуществляется согласно данным табл. 2.24 с помощью сигналов, даваемых по двум входам Р/S, A/S.


Таблица 2.24. Режим работы регистра К561ИР6

	Вх	юд		
EA	P/S	A/B	A/S	Режим
H	н	н	х	Последовательный снихроиный ввод данных; данных на параллельных выходах А нет
H	Н	В	x	Последовательный синхронный ввод даиных; данные появляются на выходах В
• Н	В	Н	В	Параллельный режим синхроиных входов В; данных на выходах А нет
H	В	Ħ	Н	Параллельный режим асинхроиных входод В; данных на выходах А иет
Н	В	В	В	Параллельные входы данны: *К отключены; параллельные данные на выходах В; данные
Н	В	В	Н	синхронно рециркулнруют Параллельные входы данных A отключены; есть данные на выходах В; данные асин-
В	Н	н	x	хронно рециркулируют Синхронный последовательный ввод данных; есть данные на параллельных выходах А
В	н	В	x	Снихронный последовательный ввод данных; есть данные на выходах В
В	В	н	н	Входы В снихронно параллельно принимают данные; на выходах А есть данные
В	В	н	В	Входы В асинхронно принимают данные; на выходах А есть параллельные данные
В	В	В	н	Входы А снихронио параллельно принимают данные; на выходах В — параллельные дан-
В	В	В	В	ные Входы А асинхронио принимают даниые; иа выходах В — параллельиые данные

На рнс. 2.52, б показан 16-разрядный регистр с последовательным входом и параллельными выходами по шинам А или В. Шины выбираются с помощью входов: А/В и разрешение ЕА, если уровии на них устанавливаются согласно первому и третьему столбцам табл. 2.24.

На рнс. 2.52, в показана схема фазового компаратора ФК, построенного с помощью четырех двухвходовых инверторов  $\overline{H}$  и двух первых каскадов регистра К561ИР6. На выходе ФК появится напряжение  $U_{\text{в.в.}}$  если частота  $f_1 < f_2$ , и нуль, если  $f_1 > f_2$ . При равеистве частот  $f_1 = f_2$  на выходе присутствует симметричный меандр. Фазовый компаратор такого типа удобеи для цифровых устройств с фазовой автоподстройкой (см. описание микросхем К564ГГ1 и СD4046, рис. 2.73, a, фазовый компаратор ФК2 соответствует схеме рис. 2.52,  $\theta$ ).

Микросхема К561 MP9 представляет собой четырехразрядный последовательно-параллельный регистр. Его схема показана на рис. 2.53. Здесь используются ключи коммутации КК, аналогичные ранее изученному (см. рис. 2.51, 6). Регистр К561 ИР9 имеет два последовательных входа Ј и К. Если их соединить вместе, получим простой D-вход. Собственно регистр построен на D-триггерах. Они соединяются с помощью КК последовательно, если на вход переключения Р/S (Параллельно/По-



следовательно) подано напряжение низкого уровня. Если на входе P/S присутствует напряжение высокого уровия, ключи коммутации размыкают последовательную связь триггеров, но к их D-входам подключаются линин параллельной загрузки регистра D0—D3. В случаях последовательной и параллельной загрузки ниформация может продвигаться по регистру согласно с положительным перепадом на тактовом входе С. Вход сброса R у регистра К561ИР9—аспихронный. Регистр имеет аспихронный вход Т/С, логическим сигналом на котором переключается вид выходного кода: на выходах Q0-Q3 могут быть прямой или дополнительный коды. Для получения прямого кода Т на вход Т/С следует подать напряженне высокого уровня, при напряжении низкого уровня - код дополинтельный С по отношенью к хранящемуся в D-триггерах.




Рис. 2.53. Регистр К561ИР9 (а) и его цоколевка (б)

Время установления сигналов по входам J,  $\overline{K}$  должно быть менее 250 нс, длительность тактового импульса большей или равной 250 нс, а импульса сброса — 200 нс.

Микросхема К176ИР10 содержит четыре отдельных регистра (рис. 2.54). Два из них— четырехразрядные, два— пятпразрядные, имеющие выход и от четвертого разряда. Для всех регистров шина тактовых импульсов С— общая, однако каждый регистр имеет независимый путь данных от входов D1—D4 до выходов Q1—Q4.


Данные продвигаются по регистрам в момент отрицательных перепадов тактовых импульсов. Устанавливая между выводами микросхемы перемычки, можно реализовать регистры с числом разрядов: 4, 5, 8, 9, 10, 12, 13, 14, 16, 17, 18.

На рнс. 2.54, б показана функциональная схема одного D-триггера нз K176ИР10. Здесь, как и в предыдущей схеме K561ИР9, используются двухтактиые ключи последовательной коммутации KK; тактовые

сетки С и С вырабатываются внутренией схемой. Если DD1.2 замкнут инверторы DD1.3 и DD1.4 образуют кольцо-защелку.

Регистр К176ИР10 обеспечивает сдвиг сигнала с тактовой частотой

до 5 МГц. Он удобен как основа регистрового ЗУ.



Рнс. 2.54. Микросхема К176ИР10 с четырьмя регистрами (а), схема одного D-триггера (б), цоколевка ИР10 (в)

Duc	2.55.	Регистр	последовательного	прибли-
L HC.	9 K56	34ИP13		

**Микросхема К564ИР13** (рис. 2.55) — двенадцатиразрядный регистр последовательного приближения. Его можно использовать для построения ЦАП и АЦП на цифровой базе как КМОП, так и ТТЛ. Этот регистр может работать так же, как накопительный, либо как регистр, повторяющий одиу и ту же (рутниную) управляющую программу. Регистры ИР13 пригодны для наращивания их емкости. Они работают как в непрерывном, так и старт-стопном режимах. В схемах ЦАП резистивные матрицы R-2R можно (с некоторыми условиями)

подключать непосредственно к выходам регистра 11Р13 без микросхе-

DO \_2

QCC 3

00 -

Q2 -6

**Z**1

03

**Q**5

23 all

- 011 20 - 010

- 09

- 07

18 08

16 05

M St

15 G

15

22

K564HPL3

мы аналоговых ключей. Регистр (см. рис. 2.55) имеет тактовый выход С, последовательный вход D, куда подаются входные данные, вход разрешения регистру Е. Вход  $\overline{E}$  применяется при наращивании числа разрядов. Если оно не требуется, вход  $\overline{E}$  присоединяется к нулю. Когда на входе  $\overline{E}$  присутствует напряжение высокого уровня (1), на выходе Q11 появляется логическая 1 и преобразование запрещается. Выход Q11 — прямой для старшего значащего разряда (СЗР); имеется и инверсный выход СЗР, т. е. Q11. Регистр имеет выходы каждого из 12 разрядов; от Q0 (младший ЗР) до Q11 (СЗР). Вход St — стартовый, задерживающий. Он служит для запуска цикла преобразования. Преобразование начиется. если на вход St поступит напряжение низкого уровня в момент последнего пернода единицы на входе С. При этом на выходе Q11 (СЗР) появляется напряжение низкого уровия, на всех остальных (Q0-Q10) — напряжение высокого уровия. Этот момент соответствует на диаграмме (см. рис. 2.58) положительному фронту импульса 1 из тактовой последовательности С. Последовательность импульсов, поступающих на вход D (на рис. 2.58 показана последовательность, у которой чередуются высокие и низкие уровин на входе D) сихронно с тактовыми периодами, с задержкой на один период тактового импульса записываются в разряды регистра (от Q11 к Q0). На носледовательном выходе данных D0 входиая последовательность задерживается на один период тактовой последовательности. На выходе QCC окончание преобразования отображается отрицательным перепадом (см. рис. 2.58).

Днаграмме (рис. 2.56) соответствует табл. 2.25, где перечислены все состояння на 14 пернодов тактовой последовательности импульсов на входе С. Пятнадчатая строка табл. 2.25 показывает, что при напряженин высокого уровня на входе Е преобразования запрещаются. Для запуска регистра необходимо, чтобы совпало присутствие напряжений назкого уровня на входах Е н St. В схемах АЦП на вход D поступает решение от компаратора: оставить или стереть единицу в данном раз-

При напряжении 5 В время задержки от входа С до выходов

17-788

су Таблица 2.25. Состояния регистра К564ИР13

	15 ———	× m		<u> </u>	В	В	В	В	В	В	В	8	H	I	
	<b>်</b>	×m	8 8	В	В	В	В	В	В	В	В	I	20	D0	
	ō	×m	<b>B</b> B	В	В	В	В	В	В	В	Ξ	ā	۵	۵	
	õ	×m	<b>m m</b>	B	В	В	В	В	В	Ξ	D2	D2	D2	D2	
	8	×m	88	В	В	В	В	В	H	D3	D3	D3	133	D3	
	₹.	×m	മമ	B	В	В	В	I	D4	D4	D4	72	D4	7	ений
Выход	8	פ	mм	В	В	В	I	DŞ	D2	D5	D5	D2	D2	D2	Без изменений
É	8	פ	88	В	В	I	D6	26	90	90	D6	90 De	D6	D6	Bes
	٥,	פ	BB	В	I	D7	D7	D7	D7	D2	D2	D7	D2	D7	
	8	χŒ	ВВ	I	D8	82	D8	D8	108	D8	D8	D8	D8	D8	
	6	פ	ωI	109	60	60	D3	D9	60	<u>D</u>	D9	D9	53	60	
	Q10	פ	H D10	D10	D10	D10	010	D10	D10	D10	D10	D10	D10	D10	
	011	×I	DIII	IIQ	Ξ	DII	DII	חם	D11	D11	חום	Ē	D11	<u>D</u>	a
	8	××	11.0 D10	60	8	D2	90	D2	D4	D3	D2	۵	20	×	×
#	ļω	エエ	エエ	I	I	Ξ	I	Ξ	I	I	I	H	I	I	В
Вход	lv	Hα	88	В	В	М	В	B	В	Ф	Ф	Ф	В	×	×
	Q	× = =	D10 D9	D8	D2	90	DS	D4	D3	D2	DI	00	×	×	×
) 11 21	Orpean Heada In	10	816	4	2	9	7	∞	6	2	Ξ	12	5	4	

D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Ē Далее уровень 111 н Далее: уровень 110 210 *119* 28 25 H D 5 D2 DI QI DO **Q**O 700 nt DiO 29 D8 D7 D6 D5 D4 D3 D2 D1 D0

Рис. 2.56. Диаграммы для регистра К564ИР13

Q0—Q11 и D0, QCC ие превышает 350 нс (при пнтании 10 В — ие более 150 нс). Миннмальная длительность тактового перепада дояжна превышать 250 ис для напряжения питания 5 В и 100 нс для 10 В (соответственно, максимальная тактовая частота 2 и 5 МГш). При напряжения питания 15 В регистр ИР13 потребляет статический ток не более 0,3 мА.

В схемах АЦП (рнс. 2.57) регистр K564ИP13 может обслуживать микросхему ключа токов, которые замыкаются как при входных напряженнях низкого, так и высокого уровня. Чтобы получить пределы ошнбки АЦП в зоне ±1/2 от значения ступеньки МЗР, на вход компаратора полезно подавать смещение. Если аналоговые ключи внешней микросхемы имеют активное напряженне высокого уровия, входу компаратора надо дать сденг вверх на 1/2 ступеньки МЗР. При активном напряжении низкого уровня требуется дать смещение вииз на —1/2 ступеньки МЗР.

Если регистр используется для преобразования двуполярного сигнала, при котором пуль выходного кода приходится посередине напряжения шкалы, компаратору следует дать опорное иапряжение смещения на 1/2 напряжения шкалы. Выход Q11 в двуполярном включении можно использовать как знаковый разряд, поскольку ступенька СЗР соответствует половине напряжения шкалы. Напряжения высокого и низкого уровия на выходе Q11 будут соответствовать полярности входного сигиала.




Рис. 2.57. АЦП на базе K564ИР13: **a**— 12-разрядный; 6—8-разрядный

Еслн К564ИР13 включен для непрерывного преобразовання, при первой подаче питания схема может не запускаться. В этом случае необходнмо на вход старт St подать через элемент ИЛИ сигналы от выхода  $\overline{QCC}$  и от соответствующего длине слова выхода регистра (см. рнс. 2.57,6).

На рис. 2.57, а показана схема 12-разрядного АЦП, где от выходов регистра непосредственно берутся токи питания для резистивной

матрицы R-2R (здесь R=50 кОм). Регистр работает непрерывио циклически, для этого выход  $\overline{QCC}$  соединей со входом  $\overline{St}$ . Чтобы не допускать ошибок в C3P, для питания трех старших входов матрицы используются дополнительные усилители стекающего тока (схемы  $\Pi y3$ ,  $\Pi y4$ ): три для разряда Q11, два — для Q10 и одии — для Q9. Регистр питается от источника опорного напряжения  $U_{on}=10$  B (это напряжение шкалы).


На рнс. 2.57, б приведена схема 8-разрядного АЦП, где сигиал

ркончания преобразования берется от выхода Q3.

### 2.10. ДЕШИФРАТОРЫ КМОП

Микросхемы КМОП среднего уровня интеграцин, содержащие на кристалле дешифраторы ИД1 н ИД5, позволяют преобразовывать четырехразрядные двоичные коды в десятичные, гексадецимальные, восьмернчные коды, а также непосредственно отображать данные на семнсегментном индикаторе. На этих микросхемах можно строить многодекадные дешифраторы.

Имкросхема К561ИД1 (рис. 2.58) — универсальный дешифратор. Он применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного двоичного в октальный. Дешифратор К561ИД1 имеет десять выходов (при октальном, восьмеричном коде используются восемь выходов), а также четыре



Рнс. 2.58. Дешнфратор К561ИД1 (а) н его цоколевка (б)

входа A—D (для получения октального кода необходимы только трн входа A—C). Вход D, если на нем напряжение высокого уровня, используется как запрещающий при октальном преобразованин. Если вход D не используется, на него следует подать ноль напряжения. Все состояния дешифратора ИД1 перечислены в табл, 2.26, где A—вход младшего разряда.

Таблица 2.26. Состояния дешифратора К561ИД1

	В	ход						Bı	ход				
D	С	В	A	Q0	Qı	Q2	Q3	Q4	Q5	Q6	Q7	Q8	Q9
HHHHHHHBBBBBBBB	H H H B B B B H H H B B B B	H H B B H H B B H H B B	Н В В н В н В н В н В н В н В н В н в в н в н в в в в в в в в в в в в в	8 H H H H H H H H H H H H H H H H H H H	H B H H H H H H H H H H H H H	HHBHHHHHHHHHHH	H H H B H H H H H H H H H H H H H H	НННВННННННННН	ННННВНННННННННН	НННННВНННННННН	H H H H H H H H H H H H H H H H	HHHHHHBHBHBHBH	НННННННВНВНВ ВНВ




Рис. 2.59. Преобразователь четырехразрядного кода

Время задержки распространения от входов до выходов не превышает 290 нс, время установления— менее 150 ис.


На рис. 2.59 показана схема прсобразователя четырехразрядного кода в десятичный или шестнадцатиричный, т. е. гексадецимальный. Для этой схемы дана таблица кодов. В табл. 2.27 в первых четырех колонках D-А последовательно перечислено 16 возрастающих состояний двоичного кода от 0000 до 1111. Последующие две колонки отведены гексадецимальным кодам: двоичному и коду Грея, колонки 7...10 содержат четырехразрядные десятичные коды: код «без трех», код Грея «без трех», код Айкена, код формата 4-2-2-1. В колонке номеров выходов

аблица 2.27. Состояния дешифраторов К561ИД1 в схеме (рис. 2.81)

	15															<b>B</b>
	41														В	
	13					•								В		
	15								-				В			
	=											В				
•	61										В					
Номер выходи	6									В						
ē.	<b>6</b> 0								В							
훈	~							В								
	ي و						В									
	ec .					В										
	4				В											
	က			В												
	8		B													
	_	В														
	0	В														
	<del>(</del> -3-3-1 Κοπ	0	8			က	4	•	•	S	9			7	<b>∞</b>	6
ый код	Код Код	0 -	63	က	4							2	9	7	∞	6
Децимальный код	код Трея «хэдтеэд»		0	က	4		_	2			6		2	9	30	7
Де	Код «без трел»			0	_	7	ဃ	4	വ	9	7	œ	6			
деци- ий код	код Трея етно Р	0	က	7	7	9	4	2	15	14	2	13	<b>∞</b>	6	=	01
Гексадеци- мальный код	Код дво- йчини 4 бита	0	2	က	4	2	9	7	80	6	10	=	12	13	4.	15
	Ą	H	Ξ	В	I	В	I	В	Ξ	В	I	В	I	В	I	В
ac.	æ	II	В	В	エ	I	В	В	I	I	В	В	エ	ェ	В	В
Вкод	ပ	HH	Ξ	I	В	В	В	В	I	I	I	I	В	В	В	В
	Д	HH	I	I	I	I	I	I	В	В	В	В	В	В	В	В

указаны выходные высокие уровни. Выбрав номер выхода .N (от 0 до 15), по строке, где зафиксировано, что на этом выходе появилось напряжение высокого уровня, можем определить, какая цифра соответствует в данной ситуации каждому из шести вышеперечисленных кодов. В кодах «без трех» не используются три комбинации, где мало младших единиц В (или наоборот, мало младших нулей Н).

Микросхема К564ИД5 — это сложный дешифратор, обеспечиваю, щий экономичную работу жидкокристаллического семисегментного ин дикатора (ЖКИ). С помощью этого дешифратора можно строить узлыдисплеев общего применения, иастольных и настенных часов, промышленных панельных измерителей, мультиметров, автомобильных приборог



Рнс. 2.60. Дешифратор К564ИД5 (а) н его цоколевка (б)

Выходные усилители дешифратора позволяют выдавать на индикатор переменное напряжение с амплитудой, в 2 раза превышающей напряжение питания (при этом не требуется включать разделительные конденсаторы). Повышенное напряжение необходимо для больших по размеру индикаторов.

На рис. 2.60, а показана структурная схема дешифратора. Здесь четырехразрядный входной код ( $A=2^{\circ}$ ,  $B=2^{1}$ ,  $C=2^{\circ}$ ,  $D=2^{\circ}$ ) подается на триггеры-защелки, фиксирующие его. Если на входе строба (разрешения) Е подано напряжение высокого уровня, данные будут передаваться от входов A—D далее, к выходам а—g. Напряжение инзкого уровня на входе E защелкивает данные, кроме того, могут оставаться выбраиными соответствующие сегменты индикатора.

От входных защелок данные поступают на схему сдвнга уровней, у которой есть дополнительный вход переменного напряжения. Схема сдвнга уровня позволяет расширить в стороиу отрицательной полярности амплитуду переменного сигнала на индикаторе. С этой целью у микросхемы сделан вход отрицательного напряжения —  $U_{\text{и, 13}}$ . С им-

таблица 2.28. Состояния дешифратора К564ИД5

	Bx	од					Выход	•			Инди-
	c	В	A	a	b	с	a	e	ſ	g	катор
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1 0 0 0	0 0 1 1 0 0 1 1 0 0 1 1 0 0	0 1 0 1 0 1 0 1 0 1 0 1 0 1	1 0 1 1 0 1 1 1 0 0 1	1 1 1 0 0 0 1 1 1 0 0	1 1 1 1 1 1 1 1 0 0 1 0 0 0 0	1 0 1 1 0 1 1 0 0 0 0 0	1 0 0 0 0 0 1 0 1 0 1 1	000000000000000000000000000000000000000	0 0 1 1 1 0 0 1 1 1 0 0	0 1 2 3 4 5 6 7 8 9 L H P R

пульсами увеличениой амплитуды работают дешифраторы и семь усилителей сигналов сегментов (а---g).

Соответствие нзображений на индикаторе входному коду показано в табл. 2.28. «Зажигание» сегментов осуществляется с помощью входа F, снгиал на котором может перевести выходные сигналы сегментов на высокий или низкий уровни либо подать на них переменные прямо-угольные импульсы.




Рис. 2.61. Подключение ЖКИ к дешифратору К564ИЛ5

Если на входе F— напряжение низкого уровия, на выходах выблараемых сегментов появятся напряжения высокого уровня. При напряжении высокого уровня на входе F выходные напряження низкого уровня появятся на сегментах, которые выбираются с помощью кода на входах A—D. Поскольку выходы а—g инверсные по отношению ко входу F, переменное напряжение, поданное на вход F, окажется на выходах сегментов в противофазе.

На рис. 2.61 показано подключение к дешифратору К564ИД5 семисегментного ЖКИ. Амплитуда переменного напряжения на сегменте будет соответствовать сумме  $U_{\text{н.п.C}}+U_{\text{н.п.3}}$ . Выходные сигналы A-D могут иметь TTЛ-уровни. Частота переменного сигнала F выбирается имже верхнего предела частоты для ЖКИ (например,  $30...200~\Gamma_{\text{II}}$ )

## 2.11. АРИФМЕТИЧЕСКИЕ СХЕМЫ КМОП

Микросхемы средней интеграции (рис. 2.29) применяются для узлов, выполияющих как простые арифметические операции, так и вспомогательные логические (иапример, проверка на четность). Сумматор ИМ1 может складывать два четырехразрядных двончных числа. Имеется микросхема для проверки принимаемого кода на четность (СА1), либо для посылки в линию связи служебного разряда контроля четности. С помощью цифрового компаратора ИП2 можно сравнить два четырехразрядных числа.

Таблица 2.29. Арифметическо-логические схемы КМОП

04	Серин и номера микросхем								
Обозначение, функция	K176	K561	K564	CD4u00A	CD4000B	MC			
Дешифраторы:									
ИД1	+	+		<b>2</b> 8					
_ ид5			+		56				
Сумматор ИМ1	+	+	+	08	08	<u> </u>			
Схема проверки четности. СА1		+	+	_		14531A			
Схема сравнения ИП2		<del>- -</del>	+	_		14585A			
АЛУ ИПЗ		•	+		181	_			
СУП ИП4			+	_	182				
ОЗУ РУ2	+		'	61	_				
		- 1	l						

Универсальные свойства имеет арифметическо-логическое устройство АЛУ ИПЗ. С помощью кодов управления его можно перевести в режим выполнения одной из 32 функций (16 логических и 16 арифметических, включая вышеупомянутое суммирование; АЛУ имеет также выход компаратора).

Поскольку для увеличения емкости собственно вычислителя (его называют центральное процессорное устройство — ЦПУ) приходится соединять, например, четыре четырехразрядных АЛУ как четыре сумматора, то для обеспечения быстрого параллельного суммирования не-

рбходима микросхема ИП4, содержащая схему ускоренного переноса

11. Принцип действия ОЗУ можно изучить на примере матрицы 256×1

6нт РУ2. Микросхема К176(К561)ИМ1 (рнс. 2.62) — это сумматор, содержащий четыре узла поразрядного суммирования (полиые сумматоры) и параллельную схему ускорениого переноса (выход Свых). Такая структура повышает быстродействие миогоразрядных арифметических узлов, состоящих из нескольких сумматоров ИМ1. Сумматор имеет четыре




Рис. 2.62. Сумматор К561ИМ1 (а) и его цоколевка (б)

Рнс. 2.63. Схема суммировання двух 16-разрядных слов

пары входов  $\Lambda$ 0, B0—A3, B3, на которые подаются два четырехразрядных слова A и B. От предшествующего сумматора на вход  $C_{\text{вх}}$  можно принимать снгнал переноса. Кроме снгнала ускоренного переноса  $C_{\text{пых}}$ , на выходе сумматора присутствуют четыре разряда суммы S0—S3.

Состояння сумматора ИМІ сведены в табл. 2.30. На рнс. 2.63 показана схема суммировання двух 16-разрядных слов A0—A15 и B0— B15. В схеме (рис. 2.64) два сумматора ИМІ работают как преобразователь двончно-десятичного кода формата 1—2—4—8 в двончный, семиразрядный.




Рис. 2.64. Сумматор Қ561ИМІ в схеме преобразования кодов

Время  $t_{3\pi,p,cp}$  сигнала от входов  $A_i$ ,  $B_i$  к выходу  $S_i$ , а также от выхода  $C_{n\pi}$  до  $S_i$  не более 325 нс (питание 10 B). Время установления высокого или инзкого уровией сигнала на выходах суммы 550 нс. При напряжении  $U_{n,n} = 5$  B значения этих временных параметров удванваются.

Микросхема СD40101В — девятиразрядное устройство проверки на четность (рис. 2.65), принимающее восьмиразрядный код D0—D7, а по девятому проводу контрольный разрял D8. Схема имеет два выходах четный  $Q_{\rm чт}$  и нечетный  $Q_{\rm вч}$ . На отдельный вход  $\overline{E}$  может подаваться сигнал запрета. При иапряжении высокого уровия на входе  $\overline{E}$  оба выходных сигнала переходят на низкий уровень. Состояния на входах и выходах схемы проверки на четность сведены в табл. 2.31.

Устройство применяется либо для проверки четности, либо как генератор разряда четности. В первом случае проверяем принятое 8-разрядное слово на четность, сравнивая сумму его едиииц с конт-

Таблица 2.30. Состояния сумматора к561ИМ1

K561	INWI			
	Вход		Вых	Д
Ai	Bi	C <sub>iBX</sub>	Связх	Si
0 1 0 1 0 1	0 0 1 1 0 0	0 0 0 0 1 1 1 1 1	0 0 0 1 0 1	0 1 0 1 0 0

Таблица 2.31. Состояния схемы проверки четности CD40101B

Вход		Вь	ход
Сумма единиц на входах D0-D8	3anper E	Q <sub>ЧТ</sub> (чет- ная)	Q <sub>нч</sub> (нечет- ная)
Четная	o	1	0
Нечетная	0	0	i
x	1	0	0




Рис. 2.65. Девятнразрядное устройство проверки иа четность CD 40101B (a) и его цоколевка (б)

рольным, девятым разрядом, во втором — передаем в линию контрольный разряд четности. Он будет сопровождать слово при передаче, чтобы можно было проверить правильность его приема. Передавая в линию Ава сигнала  $Q_{97}$  и  $Q_{89}$  и используя на приеме входы  $\overline{E}$  и D8, можно вырабатывать сигнал запрета ошибочного слова. Время задержки распространения данных не превышает 125 ис при напряжении питания  $U_{8,n} = 10$  B (при  $U_{8,n} = 5$  B = 400 ис).

Микросхема K561CA1 — двенадцатиразрядная схема проверки на четность. В отличне от предыдущей имеет одни выход Q и 13 входов (одни бит — контрольный). Эта микросхема показана на рис. 2.66. По табл. 2.32 можно определить состояние выхода Q (выходные напряже-

· *U*<sub>и.П</sub>


77

- 114

D)

Таблица 2.32. Состояния устройства проверки на четность K561CA1

Ссстояние входов А. — А.	Уровень на вы- ходе Q
На всех 13 входах уровень Н На любом 1 входе уровень В На любых 2 входах уровень В На любом иечетном числе входов (<13) уровень В На любом четном числе входов уровень Н На всех 13 входах уровень В	H B H B H B



Рнс. 2.66. Двенадцатиразрядиая схема проверки на четность K561CA1 (a) н ее цоколевка (б)

ния высокого или низкого уровия) в зависимости от четности или нечетности суммы напряжений высоких уровней. Если необходимо каскадировать две схемы K561CA1, выход первой микросхемы следует присоединить ко входу A12 второй.

Микросхема К561ИП2 (рис. 2.67) — цифровой компаратор. Она сравнивает два четырехразрядных числа и имеет три выхода  $Q_{A < B}$ ,  $Q_{A > B}$  и  $Q_{A = B}$ , отображающие неравенство или равенство двоичных или двоично-десятичных слов. Восемь входов микросхемы используются для приема входных слов A0-A3 и B0-B3. Три входа A > B, A < B и A = B используются при наращивании числа разрядов устройства сравнення. Если применяется только одии корпус K5611112, на




Рис. 2.67. Цифровой компаратор Қ561ИП2 (а), его цоколевка (б) и полная структурная схема (в)

7 Табляца 2.33. Состояния цифрового компаратора К561ИП2

	Вход	Вход сравнения		Влод	Влод каскадирования	вания		Выход	
A3, B3	A2, B2	AI. BI	A0. B0	A>B	A <b< th=""><th>A=B</th><th>QA&gt;B</th><th>QA<b< th=""><th>QA = B</th></b<></th></b<>	A=B	QA>B	QA <b< th=""><th>QA = B</th></b<>	QA = B
$A_3 > B_3$	×	×	×	×	×	×	α,	H	Ξ
$A_3 < B_3$	×	×	×	×	×	×	Ξ	æ	I
$A_3 = B_3$	$A_2 > B_2$	×	×	×	×	×	æ	I	Ξ
$A_3 = B_3$	$A_2 < B_2$	×	×	×	×	×	Ή	В	I
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	Ø	H	Ή
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	×	×	×	×	Ή	æ	Ή
$A_3 = B_3$	$A_2=B_2$	$A_1 = B_1$	$A_0 > B_0$	×	×	×	æ	Ξ	Η
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	×	×	×	π	83	Ξ
$A_{\mathbf{s}} = B_{\mathbf{s}}$	$A_2=B_2$	$A_1 = B_1$	$A_0 = B_0$	8	I	I	æ	H	I
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	I	В	I	Ξ	В	H
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	I	I	В	x	I	83
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	I	В	В	Ξ	В	В
$A_8 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	8	I	83	æ	I	æ
$A_3 = B_3$	$A_g = B_2$	$A_1 = B_1$	$A_0 = B_0$	a	81	В	Ø	8	<b>6</b>
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	B	В	H	B	В	H
$A_3 = B_3$	$A_{\mathbf{s}} = B_2$	$A_1 = B_1$	$A_0 = B_0$	Ħ	Н	н	H	H	I

вход A=B следует подать напряжение высокого уровня, а на входы A<B, A>B— ннзкого, Полиая структурная схема цифрового компаратора показана на рис. 2.67, в. Логические состояния цифрового компаратора K561ИП2 сведены в табл. 2.33.




Рис. 2.68. Двенадцатиразрядное устройство сравнения двух слов А и В

Микросхема К564ИПЗ (рис. 2.69) — это параллельное четырехразрядное арифметическо-логическое устройство АЛУ. Оно может выполнять либо 16 логических, либо 16 арифметических операций. Эти режимы переключаются логическими сигналами высокого или низкого уровия, подаваемыми на вход М. Если здесь низкий уровень — выполияются арифметические операции, высокий — логические.

Арифметическо-логическое устройство имеет четыре пары входов слов: A0-A3 и B0-B3, а также четыре выхода F0-F3, на которых появляется слово — результат логической или арифметической опе-

рации. Нужную операцию (арнфметическую или логическую) выбирают с помощью кода на входах S0—S3. Арифметическо-логическое устройство может работать с активными напряжениями как высокого, так и низкого уровией. Таким способом можно еще более расширить возможности выбора подходящей логической функции. На рис. 2.69, 6 показано наименование выходов АЛУ при высоких, а на рис. 2.69, 6 — при активиых напряжениях низкого уровня.

Полная принципиальная схема АЛУ показана на рис. 2.70. Арнфметическо-логическое устройство имеет внутрениюю схему ускоренного переноса СУП с выходами  $\overline{G}$  (генерация переноса) и  $\overline{P}$  (распространение переноса). Многоразрядные АЛУ собирают из нескольких корпусов К564ИП3 совместно с внешней СУП К564ИП4. Арнфметическо-логическое устройство имеет вкод для приема уровия переноса  $C_n$  и выход сигнала переноса  $C_{n+4}$  (т.е. после 4-разрядного сумматора). Пульси-рующим выходом переноса  $C_{n+4}$  можно пользоваться в схемах много-разрядных АЛУ, если скорость работы не лимитируется.

В табл. 2.34 показано использование входа Сп и выхода Сп+4 для




Рис. 2.69. Арифметическо-логическое устройство К564ИПЗ:

a — цоколевка; b — наимснование выходов при высоких вктивных уровнях; b — то же для низких

сравнения чисел A и B, если АЛУ работает как вычитатель с приме иеинем внешнего дешифратора. Если входные слова A и B равны (К564ИПЗ — вычитатель), на выходе компаратора A=B появится на пряжение высокого уровня.

Время задержки от входов A, B до выходов F в АЛУ К564НП3 составляет 150 нс  $(U_{\rm м.n} = 15~{\rm B})$ , при  $U_{\rm м.n} = 5~{\rm B} - 450$  нс. Среднее время выполнения операций — 200 нс  $(U_{\rm м.n} = 10~{\rm B})$ .

Логические и арифметические операции АЛУ перечислены в табл 2.35, где показано их соответствие коду на входах их выбора S0—S1

Таблица 2.34. Использование выводов  $C_n$  и  $C_{n+4}$  микросхемы К564ИПЗ для сравиения чисел

Акт	<b>ІВНЫЙ</b> — ВЫСОКИ	у довень	Активный — низкий уровень			
Вход С <sub>п</sub>	Выход С <sub>п + 4</sub>	Результат	Вход С <sub>п</sub>	Выход С <sub>п + 4</sub>	Результат	
1 0 1 0	1 1 0 0	A < B A < B A > B A > B	0 1 0 1	0 0 1	A ≤ B A < B A > B A ≥ B	




Рис. 2.70. Полная схема АЛУ Қ564ИПЗ

18\*

Колонок выходных функций — четыре: логические и арифметнческие операции, соответствующие активным напряжениям как высокого, так и низкого уповия.

Микросхема Қ564ИП4 (рнс. 2.71) — это схема ускоренного переноса, способная обслуживать четыре двончиых сумматора или группы большего числа сумматоров, поскольку эта микросхема имеет выходы каскадирования. Схема ускоренного переноса Қ564ИП4 применяется также совместно с четырьмя АЛУ Қ564ИП3. СУП имеет четыре входа генерации переноса  $\overline{G1}$ — $\overline{G4}$  и четыре входа — распространения переноса  $\overline{P1}$ — $\overline{P4}$  (сюда подаются соответствующие выходные сигналы  $\overline{G}$  и  $\overline{P}$  от каждого АЛУ). Входы СУП  $\overline{G}$  и  $\overline{P}$  имеют активные напряжения инзкого уровия. Имеется также вход прнема пульсирующего переноса  $\overline{Cn}$  (активный уровень — высокий).

Схема ускоренного перепоса имеет три выхода переноса  $C_{n+x}$ ,  $C_{n+y}$  и  $C_{n+z}$ , а также выходы  $\overline{G}_{Bыx}$  н  $\overline{P}_{Bыx}$  (активные уровин — инзкиє). Выход  $\overline{G}_{Bux}$  — групповая генерация переноса,  $\overline{P}_{Bux}$  — групповое распро-

Таблица 2.35. Функции АЛУ К564ИПЗ

Бх	дыб	ора ф	ункции	Активные	- низкие уровин	Активные	- высокие уровни
<b>S</b> 3	<b>5</b> 2	<b>5</b> 1	<b>S</b> 0	Логичес- кие функ- ции (М = В)	Арифметические функции ( $M=H$ ), $C_{\Pi}=H$	Логнчес- кие функ- ции (М == В)	Арнфметические функции (М = Н) Сп = В
Н	Н	Н	Н	Ā	A-1	Ā	Α
H	Н	Н	В	ĀB	AB — 1	$\overline{A+B}$	A + B
Н	Н	В	Н	Ā+B	A <u>B</u> — 1	ÃВ	$A + \overline{B}$
Н	Н	В	В	1	-1	0	—I
Н	В	Н	H	$\overline{A+B}$	$A + (A + \overline{B})$	ĀB	A + AB
H	В	Н	В	B	$AB + (A + \overline{B})$	B	$(A+B)+A\overline{B}$
Н	В	В	Н	Ā⊕B	A — B — 1	A ⊕ B	A-B-1
н	В	В	В	A÷Ē	A → B	ΑB	AB — I
В	H	Н	Н	ĀB	A + (A + B)	Ā+B	A + AB
В	H	Н	В	A⊕B	A + B	A ⊕ B	A÷B
В	H	В	Н	В	$A\bar{B} + (A + B)$	В	$(A + \overline{B}) + AB$
В	H	В	В	A+B	A + B	AB	AB 1
В	В	Н	Н	0	A + A	1	A + A
В	В	Н	В	ΑB	AB + A	A + B	(A+B)+A
В	В	В	Н	AB	AB̃+A	A+B	(A + B) + A
В	В	В	В	A	A	A	A — 1




Рис. 2.71. Схема ускоренного переноса К564ИП4 (а) н ее цоколевка (б)

странение переноса. На выходах СУП выполняются логические уравнения:

$$C_{n+x} = G_0 + P_0 C_n, (2.8)$$

$$C_{n+v} = G_i + P_1 G_0 + P_1 P_0 C_n, \qquad (2.9)$$

$$C_{n+z} = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_n, \qquad (2.10)$$

$$\overline{G}_{8MX} = \overline{G_3 + P_3 G_2 + P_3 P_2 G_1 + P_4 P_2 P_1 G_0}, \qquad (2.11)$$

$$\overline{P}_{BMX} = P_s P_3 P_1 P_0.$$
 (2.12)

Время прохождения сигнала  $C_n$  в СУП для  $U_{\mathbf{s.n}} = 15$  В — 125 нс (400 нс при  $U_{\mathbf{s.n}} = 5$  В), время задержки от входов  $\overline{\mathbf{p}}$ ,  $\overline{\mathbf{G}}$  до аналогичных выходов 90 нс (300 нс при  $U_{\mathbf{s.n}} = 5$  В). Время переходиого процесса 40 ис (100 нс при  $U_{\mathbf{s.n}} = 5$  В).




Рис. 2.72. Оперативное запоминающее устройство К176РУ2: a -скема; b -цоколевка

Микросхема К176РУ2 — статическое ОЗУ, имеющее организацию: 256 слов по 1 биту, т. е. 256 ячеек хранения даиных. Структуриая схема этого ОЗУ показана на рис. 2.72. В центре ОЗУ располагается матрица из 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 16 колонок и 16 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которые выходят из де-

шифраторов адреса колонок Y и адреса строки X соответственно. Оперативное запоминающее устройство имеет восемь входов адреса. Первые четыре разряда A0—A3 выбирают адрес линии, старшие четыре — A4—A7 адрес колонки, где расположены ячейки хранения каждого одноразрядного слова.

Группа логических элементов, образующих входы  $\overline{CS}$  (доступ к намяти) и  $\overline{R}/W$  (Чтение/Запись), вырабатывает внутрениие сигналы K2,  $\overline{K2}$  (для разрешения записи) и K1,  $\overline{K1}$  (для разрешения или запрета чтення содержимого памяти).

Выводы 13 и 14 (выходы Q и  $\overline{Q}$ ) обслуживают инверторы, имеющие состояние разомкнуто Z. Бит хранения данных вносится в память по выбранному адресу A0—A7 через вход D. Как адрес ячейки записи, так н адрес ячейки считывания выбираются в произвольном порядке. Для чтения и записи на вход  $\overline{CS}$  следует подать напряжение инзкого уровня. Напряжением высокого уровия на входе  $\overline{CS}$  эти операции запрещаются, а выходы переходят в Z-состояние. В моменты высокого уровня на входе  $\overline{CS}$  можно менять адреса ячеек (независимо от уровня на входе  $\overline{R/W}$ ). Вход  $\overline{CS}$  в схемах, где объединяется много корпусов PУ2, служит сигналом выбора отдельного корпуса.

Выходы Q и Q станут активными (чтение), если на обоих входах  $\overline{\text{CS}}$  и  $\overline{\text{R}}/\text{W}$  уровии низкие. Если на входе  $\overline{\text{R}}/\text{W}$  сменить уровень на высокий, можно записать бит информации. Сигналы управления и выходные состояния сведены в табл. 2.36.

Таблица 2.36. Режим работы ОЗУ К176РУ2

D	1	Вход				
Режим работы	Код адреса	CS	R/W	D	Выход	
Запись 0 Запись 1 Чтение Чтение и запись Перемена адреса	Фиксируется	H H H H B	B B H H/B	H B x x	Z Z 1/0 1/0 илн Z Z	

Оперативное запоминающее устройство РУ2 потребляет статическую мощность 10 нВт; время выборки из памяти составляет 380 нс. На вход D надо подавать напряжения высоких и низких уровней КМОП. Выходы ОЗУ могут обслуживать входы микросхем ТТЛ.

Данное ОЗУ удобно для систем с шиниой структурой (имеется Zсостояние выходов, входы записн D и выходы Q, Q-раздельные).

#### 2.12. МИКРОСХЕМЫ ФАП И МУЛЬТИВИБРАТОРЫ


В дополнение к чисто цифровым среди КМОП имеются аналого-цифровые: устройство с фазовой автоподстройкой (ФЛП) и ждущие мультивибраторы. Такие микросхемы позволяют упростить решение ря-

да задач: затягнвание импульсов, синтез частот, кратиых опорной, синхронизация логического устройства под приходящий сигиал, генерация опорных сеток, преобразование иапряжение — частота.

В данном параграфе рассмотрим микросхему ФАП К564ГГ и две схемы мультивибраторов: CD4047 (автогенератор с перезапуском) и

К564АГІ (СD4098; ждущий, двухканальный с перезапуском).

Мнкромощная инфровая микросхема ФАП К564ГГ1 эффективно примеинется в ЧМ-детекторах (демодуляторах) и ЧМ-модуляторах, в умножителях и снитезаторах частот, снихронизаторах потоков данных, декодерах поднесущих, в связных схемах «модулятор-демодулятор» (сокращенио они называются модем), а также используется как генератор и формирователь сигналов. Эквивалентная замена — CD4046B.



Микросхема К564ГГІ (рис. 2.73) содержит следующие впутренине узлы: генератор, управляемый напряжением (ГУН), два фазовых компаратора (ФКІ—исключающее ИЛИ или ФК2—триггерная схема), формирователь-усилитель УФ входного сигнала, выходной истоковый повторитель ИП. Для удобства применения на кристалле микросхемы изготовлен источник опорного напряжения— стабилитрои с напряжением 5,2 В. Рассмотрим действие отдельных частей микросхемы ФАП К564ГГ1. На рис. 2.73, а показана полная схема так называемой петли ФАП.

Узел ГУН — основа ФАП. Она обеспечивает линейность преобразования напряжение — частота лучше 1%. Для установки свободной частоты ГУН и диапазона девиации этой частоты требуется три внешиих элемента: кондеисатор С1 и резисторы R1, R2 (см. рис. 2.75, а). Элементы R1 и C1 фиксируют свободную частоту генерации, с помощью R2 этой частоте можно дать постоянный сдвиг.

Частота выходных импульсов ГУН (на выходе 4) называется сво-

бодной, если на входе управления частотой ГУН (на выводе 9) напря-

жение отсутствует.

В петле ФАП на вход ГУН (вывод 9) подается напряжение ошноми. В устройстве (рис. 2.73, а) оно синмается с внешнего фильтра низкой частоты (R3, C2), где сглаживается импульсный сигнал, генерируемый одним из фазовых компараторов ФК1 или ФК2. Выбрать выход компаратора позволяет переключатель S1. Управляющий сигнал ГУН имеется и на выводе 10 — исток повторителя. Для правильной работы повторителя требуется подключать внешний резистор нагрузки R<sub>n</sub>> > 10 кОм. Если этот выход не нужен, вывод 10 оставьте свободным

Петля ФАП в схеме (рис. 2.73, a) состоит из трех узлов: ГУН, ФКІ (илн ФК2) и фильтра инзкой частоты (ФНЧ). Фильтр НЧ образуют ревистор R3 и кондеисатор С2. Как известио, особо опасна для работы системы ФАП вторая гармоника частоты ГУН. Поскольку входиое сопротивление ГУН вслико (до 1012Ом), иоминальная емкость кондеисатора С2 в результате может быть небольшой. Входиой цифровой сигнал U вводится в петлю ФАП от входа 14 через усилитель УФ и поступает на сигнальные входы обоих компараторов ФКІ и ФК2. На вторые входы компараторов подается выходной меандр свободной частоты от выхода ГУН. На выходе ФК в начальный момент должно присутствовать напряжение ошибки, соответствующее разности частот сигнала U с и свободной ГУН. Отфильтрованное (сглаженное) напряжение с кондеисатора С2 поступает на вход ГУН (вывод 9) в такой фазе, чтобы частота ГУН стала приближаться к частоте сигнала U с.

Некоторое время, таким образом, будет идти переходиой процесс автоподстройки частоты. В конце этого процесса установится режим автоподстройки фазы, поскольку частоты будут равиы. Затем петля ФАП с большой точностью уравняет фазы сигиала и выходного напряжения ГУН. Полезными выходными сигналами петли ФАП могут быть как напряжение с выхода ФНЧ (выход повторителя, вывод 10), так и выходная частота  $f_{\Gamma YH}$ (вывод 4). Напряжение  $U_{\Phi H \Psi}$  используется при демодулировании входного ЧМ-сигиала (получается ЧМ-детектор), а часто-

та Гун — результат работы синтезатора частоты.


Для синтеза частот, кратных входиой частоте сигнала  $U_c$ , выход ГУН (вывод 4) присоединяется ко входам ФК (вывод 3) через висшний цифровой делитель частоты в N раз. Тогда выходная частота ГУН будет в N раз выше, чем основиая. Для схем синтеза частот необходимы счетчики с предварительной записью, а также реверсивные и программируемые; можно использовать счетчики К176ИЕ4, К561ИЕ9 и К561ИЕ10.

У схемы ГУН имеется вход разрешения Е. Напряжение инзкого уровня на этом входе разрешает работу схеме ГУН и истоковому повторителю. Если требуется уменьшить мощность потребления в режиме ожидания, на вход разрешения Е следует подать напряжение высокого уровня. Номиналы внешних элементов следует выбирать в пределах: R1. R2>10 кОм,  $R_{\rm H} < 1$  МОм, C1>100 пФ (при  $U_{\rm H, H} = 5$  В) и C1>50 пФ (при  $U_{\rm H, H} = 10$  В).

Центральную частоту ГУН  $f_0$  (свободная частота ФАП, работающей с компаратором ФК1) можно выбрать по рнс. 2.74, a. Выбранную частоту  $f_0$  следует сместить (сдвинуть) на величину  $\Delta f_{c,a,b}$ , если вывод 12 микросхемы и нулевой провод соединить через резистор R2. Значение частоты сдвига  $\Delta f_{c,a,b}$  можно определить по рис. 2.84,  $\delta$ . Необходимо учесть, что от экземпляра к экземпляру микросхем выбранные значения  $f_0$  и  $\Delta f_{c,a,b}$  могут меняться даже на 20 %.

На рис. 2.74, в показана зависимость максимальной  $f_{max}$  и минимальной  $f_{min}$  частот от отношения номиналов R2/R1. Здесь  $f_{max}$  определяется, когда  $U_{BN\Gamma YH} = U_{H.B}$ , а  $f_{min}$  если  $U_{BX\Gamma YH} = 0$ . Значение частоты  $f_{max}$  составляет 1,5 МГц ( $U_{B.B} = 15$  В); при  $U_{H.B} = 5$  В  $f_{max} = 0.5$  МГц.

 $\Phi_{\rm A3OB}$ ые компараторы ФК1 и ФК2 имеют общие входы (вывод 3, см. рис. 2.73, б). На внешний вывод 3 следует подавать снгиал только догики КМОП (уровень логического иуля ниже 0,3  $U_{\rm g.m.}$  логической




Рнс. 2.74. Частотные характеристики ФАП:

a — зависимость центральной частоты  $f_0$  от R1 и C1;  $\delta$  — то же для частоты сдвига  $\Delta f_{C,RB}$ ; s — зависимость пределов частот от отношения R2/R1

единицы — выше 0,7 U<sub>м.п.</sub>). Снгиалы с меньшей амплитудой можно подавать через емхость и дополнительный усилительный каскад. ФК1 — простой каскад исключающее ИЛИ. Для хорошей его работы и увеличения диапазона захвата ФАП требуется строго симметричный входной меаидр U<sub>с</sub>. Схема ФК1 такова, что без входного сигнала (или помехи) на ее выходе имеется потенциал U<sub>м.п.</sub>/2, под действием которого ГУН должен генерировать на центральной частоте диапазона f<sub>c</sub>. С этим компаратором ФК1 полоса захвата петли ФАП остается в заданных пределах при сильных помехах. ФК1 лучше обеспечивает слежение ФАП на

частотах, близких к гармоникам центральной частоты ГУН fo. Особеяность применения ФК1 в том, что фазовый угол между сигиалом н выходом компаратора  $U_{\text{выхФК}}$  меняется от 0 до 180° (см. рис. 2.75, а). На центральной частоте ГУН этот угол равен 90° (четверть периода). На рис. 2.75, б показан пример днаграммы работы узлов ФАП, когда между напряжением сигнала  $U_c$  и напряжением ГУН  $U_{\Gamma YH}$  существует равенство частот fo и угол сдвига соответствует 1/4 периода. В такой момент выходное напряжение ФК1 представлиет собой меандр с удвоенной частотой ГУН (третья линия на днаграмме). Постоянная составляющая такого меандра  $U_{\text{в.п.}}/2$ , однако даже после хорошего ФНЧ выходное напряжение  $U_{\text{выхФНЧ}}$  имеет некоторую составляющую второй гармоники частоты ГУН (четвертый график днаграммы). Эта помеха в петле ФАП наиболее трудно устранимая. Полоса захвата ФАП с использованием ФК1 определяется полосой ФНЧ.



Рнс. 2.75. Характеристика фазового компаратора  $\Phi$ K1 (a) и диаграммы сигналов в схеме  $\Phi$ AП на центральной частоте  $f_0$  (б)

Схема ФК2 представляет собой четырехтриггериое ЗУ с логикой управления. Чтобы ФК2 и ФК1 работали на общий выход, схема ФК2 имеет третье состояние Z. ФК2 запускается положительными перепадами входных импульсов, поэтому скважность приходящих прямоугольных импульсов сигнала  $U_c$  не имсет значения. На рис. 2.76 показано пять осщиллограмм для петли ФАП, работающей с ФК2.

Если частота входного сигиала больше (или меньше), чем частота ГУН, выходной каскад ФК2 находится в разомкнутом Z-состоянии. Когда частоты равны, но сигиал отстает по фазе от напряжения ГУН, выходное напряжение ФК2 будет находиться на низком уровие. Если отстает по фазе напряжение ГУН от напряжения сигнала  $U_{\rm c}$ , на выходе ФК2 появнтся напряжение высокого уровия. Высокий (или низкий) уровень на выходе ФК2 будет удерживаться до тех пор, пока существует разность фаз. На выходе ФНЧ (конденсатор C2 на рис. 2.73, a) напряжение  $U_{\rm c2}$  скачком изменяться не может, поэтому уравнивание фазы  $U_{\rm выхгун}$  с фазой сигнала  $U_{\rm c}$  потребует некоторого времени.

После уравнивания фаз оба р- и п-канальные выходные транзисторы ФК2 размыкаются, выход переходит в Z-состояние, следовательно, на конденсаторе С2 будет храниться потенциал, соответствующий ра-

венству фаз. Соответствению управляющему напряжению  $U_{c2}$  будет зафиксирована частота ГУН. ФК2 имеет специальный выход фазовых импульсов ФИ. По уровню напряжения  $U_{\Phi H}$  можно видеть, находится ли
фАП в режиме слежения (высокий уровень) или подстройки (низкий
уровень).

Таким образом, при работе ФК2 разность фаз между  $U_c$  и  $U_{pyh}$  режиме слежения петли равиа иулю. В эти моменты ФК2 потребляет минимум тока, поскольку его выходиой каскад разомкнут. Полосы слежения и захвата ФАП с ФК2 одинаковы и не определяются свойствами фНЧ.

[ Рис. 2.76. Диаграммы сигналов в петле ФАП

Если сигиала  $U_c$  нет, ГУН настранвается на самую низкую частоту своего диапазона под воздействием минимального напряжения  $U_{\text{вых}\Phi K}$  .

На диаграмме (рис. 2.76) отмечены три периода. Считаем, что частоты  $U_c$  и  $U_{\Gamma YH}$  равиы. На этапе I фаза  $U_c$  опережает фазу  $U_{\Gamma YH}$ . После переходиого процесса подстройки (ему по времени соответствует отрицательный импульс  $U_{\Phi u}$ ), фазы уравинваются, так как напряжение  $U_{c2}$  повышается. Это напряжение сохраняется на протяжении этапа II, когда удерживается равенство фаз.

На этапе III соотношение входных фаз сигнальной  $U_c$  и опориой  $U_{\Gamma VH}$  последовательностей импульсов обратное, поэтому для уравнивания их напряжение  $U_{c2}$  должно несколько уменьшиться.


Особенности применения в петле ФАП фазовых компараторов ФК1 н ФК2 указаны в табл. 2.37. Рисунок 2.77 поясияет соответствующие графы табл. 2.37.

Микросхема CD4047 очень широко применяется в аппаратуре. Она содержит экономичный мультивибратор-автогенератор, который снабжен развитой логикой управления. Структурная схема этого мультивибрато-

Т а б л и ц а 2.37. Особенности применення фазовых компараторов  $\Phi$  К1 и  $\Phi$  К2 микросхемы К564 $\Gamma$ Г1

Характеристики петли ФАП	Фазовый компара - тор	Особенности применения ФК1 и ФК2
Выбор частоты ГУН и по- лосы захвата 2 із	ФК1, ФК2	Полоса захвата 2 f <sub>3</sub> выбирается без сдвига (рис. 2.77, а) или со сдвигом (рис. 2.77, 6)
Частоты ГУН без сигна- ла $U_{\text{c}}$	ΦK1 ΦK2	fryH →fo
Диапазон 2 f <sub>3</sub>	ΦK1, ΦK2	2 s= smax-smin
Днапазон слежения $2  f_{c,n}$ Фазовый угол между $U_c$ н $U_{\Gamma  Y  H}$	ΦΚ2 ΦΚ1	$f_{0.\pi} = f_3$ Πρη $f_{0.} = f_{\Gamma YH} \Delta \phi = 90^\circ$ πρη $f_{m.i.} = f_{\Gamma YH} \Delta \phi = 0^\circ$ πρη $f_{max} = f_{\Gamma YH} \Delta \phi = 180^\circ$
Слежение на гармонике fo	ΦΚ2 ΦΚ1 ΦΚ2	В полосе 2 i, Δφ=0° Обеспечивает Нет
Степень подавления вход- ных помех	ΦK1 ΦK2	Большая Малая

ра показана на рис. 2,78,  $\alpha$ . Мультивнбратор имеет входы запуска +TRG и —TRG, входы включения автогенерации АГ и АГ, а также вход перезапуска RT (retriggering). Выход генератора (вывод 13) снабжен буферным усилителем. Имеется внутрениий делитель частоты на 2. От этого делителя есть выходы Q и  $\overline{Q}$ . Внешний сброс подается на вывод 9




Рнс. 2.77. Графикн к табл. 2.37:

a — установка центральной частоты  $f_0$  без сдвига;  $\delta$  — то же с частотой сдви  $^1$ СДВ;  $^a$  —  $^a$  — фильтрующие звенья

(вход R). Для данного мультивибратора требуется два времязадающия элемента  $C_{\tau}$  и  $R_{\tau}$  (выводы 3, 1 и 2). Принципиальная схема CD4047 показана на рис. 2.78, б.

Автогенерация мультнвибратору разрешается, если на вход автогенерации (АГ) подано напряжение высокого уровня. Если на вход АГ подавать последовательность прямоугольных импульсов (или на вход АГ — инверсную последовательность), получим прерывистую автогенерацию. Генерируемая последовательность, наблюдаемая на выводе 13, может не иметь скважность 1/2. Точный меандр получается на выходах после делителя Q и Q (частота снижена в 2 раза).



Рнс. 2.78. Структура (a), схема (б) н цоколевка (в) ждущего мультивибратора CD 4047

На рнс. 2.79, а показаны эпюры снгналов на выводах 13 ( $U_{13}$ ) и 10 ( $U_{10}$ ). Здесь  $t_a$  = 4,4  $R_{\tau}$   $C_{\tau}$  (максимальное значение для ряда экземпляров микросхем может быть  $t_{Amax}$  = 4,62 $R_{\tau}$   $C_{\tau}$ , что определяется разбросом пороговых напряжений транзисторов КМОП). Если время  $t_A$  = 10 мс зафиксировано при напряжении питания  $U_{\rm B,n}$  = 10 В, то при крайних напряжениях питания 3 В и 15 В оно может уменьшиться примерно на 2 %. На высоких частотах автогенерации (более 0,5 МГц) час-

тота может измениться на 8 % и более. На высоких частотах при минимальной температуре —55 °С пернод  $t_{\rm A}$  уменьшается на 11 %, при крайней положительной 125 °С — увеличивается на 12 %. На частоте 2 кГц изменения пернода  $t_{\rm A}$  не выходят за пределы  $\pm 2$  %.

В жлущем режиме при запуске положительным перепадом подаем запускающий импульс на вход +TRG. На вход —TRG подается напряжение инэкого уровня. Для запуска отрицательным перепадом импульсы подаем на вход —TRG, а на вход +TRG подключаем напряжение высокого уровня.




Рис. 2.79. Днаграммы сигналов на выводах микросхемы CD 4047: • — сигналы автогенерации; 6 — сигналы ждущего режима

Входные нмпульсы могут быть любой длительности (относительно выходного). Мультивибратор можно перезапустить только активным перепадом, если полный импульс подать на входы +TRG и RT. При перезапуске выходной уровень останется высоким в том случае, когда период входного импульса короче, чем период, определяемый элементами  $R_{\pi}$  и  $C_{\tau}$ .

Импульс мультивнбратора можно удлнинть по времени в n раз, если подать сигнал Q на внешний счетчик-делитель (:n), который будет сбрасываться импульсом TRG. Выходиой импульс счетчика подается на вход  $\overline{A\Gamma}$ . Длительность этого импульса увеличивается в n раз. Выходной импульс Q мультивнбратора можно «укоротить», подав высокий уровень на вывод 9 внешнего сброса. Эпюры напряжений для ждущего режима показаны на рис. 2.79, 6. Здесь  $U_8$ — импульс запуска на входе + TRG (вывод 8). Длительность импульса  $t_{\pi}$  на выходе 10 (т. е. Q):  $t_{\pi}=2,48$   $R_{\tau}C_{\tau}$ , причем для некоторых микросхем может наблюдаться максимальное отклонение  $t_{\pi max}=2,71$   $R_{\tau}C_{\tau}$ , определяющееся разбросом пороговых напряжений. В режиме автогенерации первый импульс — положительный полупернод — имеет длительность  $t_{\pi}$  (а не  $t_{\Lambda}/2$ ).

Перезапуск используется для затягивания выходного импульса. На рис. 2.80, a показан обычный запуск в ждущем режиме. Если дается два входных импульса (выводы 8 и 12 соединяют), время импульса Uю с перезапуском (рис. 2.80, 6):

$$t_{RT} = 2(t_1 + t_2). (2.13)$$

Если вапускающие импульсы  $U_{8,12}$  образуют последовательность, время  $t_{\rm RT}$  будет равно продолжительности этой последовательности плюс время задержки за последиим импульсом (рис. 2.80, в). На рис.




Рис. 2.80. Работа мультненбратора с перезапуском:

a — обычный ждущий режим;  $\delta$  — два импульса запуска;  $\epsilon$  — перезапуск последовательностью импульсов;  $\epsilon$  — схема со счетчиком для затягивания выходного импульса

2.80, z показана схема затягивания выходного импульса с помощью внешнего счетчика. Длительность импульса может управляться двончным кодом, если счетчик имеет переменный коэффициент деления. Другое преимущество схемы (рис. 2.80, z) в том, что можно применить высокостабильный конденсатор  $C_{\tau}$  малой емкости. Время выходного импульса

$$t_{RMX} = (n-1) t_A + t_H + t_A / 2,$$
 (2.14)


где п — коэффициент делення счетчика.

Для всех схем включення мультнвибратора CD4047 следует применять неполярные конденсаторы с малыми токами утечки. Для автогенераторов выбирается  $C_{\tau} > 100$  пФ, для ждущих генераторов — $C_{\tau} > 1000$  пФ. Сопротивления резисторов выбираются в пределах  $10~\rm kOM < < R_{\tau} < 1~\rm MOM$ . Длятельность импульса запуска для любого входа не должна быть меньше 600 ис ( $U_{\rm H}$  п=10 B). Для  $U_{\rm H,n}=5$  B — эту длительность следует увеличить до 1300 пс. Длительность фронтов этих импульсов должна быть менсе 5 мкс ( $10~\rm MKC$  для  $U_{\rm H,n}=5~\rm B$ ). Время  $t_{\rm 3R}$  р от входов  $\pm$  TRG до выходов Q и  $\overline{\rm Q}$  — 800 нс ( $1600~\rm MC$  при  $U_{\rm H,n}=5~\rm B$ ). Фронты импульсов на выходах Q и  $\overline{\rm Q}$  не хуже  $100~\rm MC$  ( $150~\rm MC$  при  $U_{\rm H,n}=5~\rm B$ ).

Микросхема Қ564АГ1 содержит два ждущих мультивибратора (ЖМВБР) с входами перезапуском и предварительной установки (сброса). Автогенератор строится из двух ЖМВБР по кольцевой схеме. Принципиальная схема одного мультивибратора приведена на рис, 2.81, а.

Взанмосвязь двух мультивибраторов в микросхеме К564АГ1 и подклю. чение времязадающих элементов показаны на рис. 2.81, 6.

Каждый мультивибратор имеет два выхода Q и  $\overline{Q}$ . Мультивибратор можно запускать любым перепадом положительного импульса. В  $x_{OQ}$  +TR принимает нарастающий перепад его, в вход — TR — спадающий. Ненспользуемые входы при этом следует присоединять: —TR к  $U_{w,t}$  а



Рнс. 2.81. Двухканальный мультнвибратор К564АГ1:

a — скема одного мультивибратора;  $\delta$  — включение двух мультивибратор »в:  $\delta$  — цоколевка

+TR — к земле. Вход сброса R используется для укорачивания выходного нмпульса либо для предотвращения появления выходного импульса, когда включается напряжение питания. Если вход R не нужен, его присоеднияют к U<sub>м.п.</sub>, однако у неиспользуемого мультивибратора вывод следует заземлить.

Для предотвращення перезапуска (если для запуска используется нарастающий фронт) вывод  $\overline{Q}$  надо присоединить ко входу —TR. Соответственно Q следует соединить c+TR, если запускающий фронт— отрицательный. Пернод импульса можно подсчитать приближенно:  $t_{\infty} = (1/2)R_{\tau}C_{\tau}$  для  $C_{\tau}>0.01$  мкФ. Более точно (но без учета разброса параметров экземпляров, варнаций, температуры и напряжения значення  $R_{\tau}$  и  $C_{\tau}$  можно определить по диаграмме (рис. 2.82, a).




Рис. 2.82. Диаграмма для определення номиналов R  $_{\tau}$  и  $C_{\tau}(a)$ , процесс перезапуска схемы К564 $\Gamma$ 1 (б)

Согласно данным табл. 2.38 для первого нлн второго мультнвибраторов (МВБР1 и МВБР2) можно составить схемы применения с простым запуском и с перезапуском как положительным, так и отрицательным перепадами.

Если выбрана схема мультнвибратора с однократным запуском, время  $t_{**}$  отсчитывается от первого входного импульса  $U_{*n}$  (напряжение  $U_{\mathsf{BMX}}$  на рис. 2.82, б). Период  $t_{**}$  для перезапускаемого мультивнбратора отсчитывается от последнего входного импульса (см. график  $U_{\mathsf{BMX}}$  п на рис. 2.82, б).

Таблица 2.38 Режимы мультивибраторов микросхемы К564АГ1

Запускающий перепад	Функция схемы	U <sub>st.n</sub> n	яжение юдается ыводы	Звземл яются выводы	
		МВБРІ	мвБР2	мвбрі	мвбР2
Положительный	С перезапуском Без перезапуска	3,5	11,13 13		
Отрицательный	С перезапуском	3 3	13 13	4	12
<del>-</del>	Без перезапуска Ненспользуемая часть	5	iĭ	3,4	12,13

Ванускающий перепад	Функция схемы	Входной импул подается на вы воды		Дополнительны перемычки	
		мвърі	МВБР2	мвърі	МВБР2
Положительный	С перезапуском Без перезапуска	4 4	12 12	5—7	11-9
Отрицательный	С перезапуском Без перезапуска	5 5	11 11	46	12—10
_	Ненспользуемая часть				




Рис. 2.83. Применение мультявнбраторов микросхемы K564A $\Gamma$ 1:  $\phi$ — схема генерации задержанного импульса;  $\delta$ — схема кольцевого автогенератора

На рис. 2.83 показаны две схемы применения К564АГ1 (СD4098В). Устройство (рис. 2.83, a) — генератор задержанного импульса. На рис. 2.83, b показан кольцевой автогенератор. В обеих схемах длительность периодов Т1 и Т2 устанавливается независимо элементами  $C_{\tau 1}$ ,  $R_{\tau 1}$  в  $C_{\tau 2}$ ,  $R_{\tau 2}$ .

# 3. ЦИФРОВЫЕ МИКРОСХЕМЫ ЭСЛ

# 3.1. СХЕМОТЕХНИКА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее в настоящее время субианосекундного днапазона. Особенность ЭСЛ в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ), транзисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения.

этом никогда не польдалог в реготического элемента DD1—переклю- На рис. 3.1, a показана основа логического элемента DD1—переключатель тока  $I_0$ . Если входиым сигналом  $\Delta U_{\rm Dx}$  открыть транзистор VT1, через него потечет весь ток  $I_0$ , вытекающий из общей точки связанных эмиттеров Э. На коллекторе транзистора VT1 окажется напряжение низкого уровия. В этот момент транзистор VT2 тока не имеет, он вынужденно находится в состоянии отсечки. На его коллекторе присутствует напряжение высокого уровня.

Наличне генератора стабильного тока (ГСТ) принципиально: с его

помощью строго фиксируются выходные логические уровни.

помощью строго финструются выходименсий дифференциального усилитеВ отличие от аналоговых применсийй дифференциального усилителя, когда стремятся использовать разность напряжений  $\Delta U_{вых}$  между коллекторами, цифровая микросхема, переключающая ток  $I_0$ , сиабжа-




Рис. 3.1. Исходные схемы для элемента ЭСЛ:

a — дифференциальный каскад — переключатель тока; 6 — переключатель тока с опорным входом; s — то же с выходными эмиттерными повторителями; s — днух-входовый элемент

ется двумя инверсными выходами логических уровней Q и  $\overline{Q}$ , где выделяются напряжения высокого  $U_{\overline{Q}}$  и инзкого  $U_{\overline{Q}}$  уровней.

На рис. 3.1, б показаи простейший одновходовой элемент ЭСЛ. Новым в развитии элемента DD1 (рис. 3.1, а) здесь является источник опорного напряжения  $U_{ou}$ . Это напряжение фиксирует порог срабатывания переключателя тока. Тем самым дифференциальный усилитель превращается в логический элемент. У него теперь два состояния выходов, которые переключаются лишь при условиях:  $U_{ex} > U_{ou}$  или  $U_{ex} < U_{ou}$ . Однако при проектировании ЭСЛ ставилась задача: получить сверхскоростную логику. В схеме (рис. 3.1, б) этого достичь нельзя, так как выходное сопротивление выходов Q и Q велико, опо приближается к номиналу  $R_{ix}$ . Для снижения выходного сопротивления к коллекторным выходам подключаются эмпттерные повторители-транисторы VT3 и VT4, работающие в линейном режиме (рис. 3.1, в). Теперь выходное сопротивление эмиттерного выхода принципиально уменьшается:

$$R_{BMXQ,\bar{Q}}^{911} = R_{R}/(B+1),$$
 (3.1)

где (B+1) — коэффициент усиления транзистора — эмиттерного повторителя по току. Эмиттерные выходы чаще делаются «открытыми», чтобы можно было их соединять в элементы «монтажное ИЛИ». Кроме того, внутренине нагрузочные резисторы рассенвают большую мощность, чем сильно ухудшают тепловой баланс корпуса ЭСЛ. Во многих случаях не обязательно отбирать от повторителей VT3—VT4 максимальный ток. Сопротивление внешнего нагрузочного резистора  $R_{30}$  можно выбрать самостоятельно в широких пределах, например от 300 Ом до 30 кОм.

На рис. 3.1, г показан следующий шаг развития схемотехники ЭСЛ: для получения нескольких логических входов следует использовать один пороговый транзистор (в схеме он составной: VT3—VT2) и несколько параллельно соединениых входных транзисторов. В даниом случае логическую функцию входов А и В реализуют транзисторы VT4 и VT1. В современиых ЭСЛ логические входы снабжаются внутречними резисторами утечки R<sub>вх</sub>≈50 кОм. Такой резистор, во-первых, позволяет оставлять неиспользуемые логические входы свободными, неприсоедиисиными; во-вторых, эти резисторы служат предыдущим элементам ЭСЛ нагрузками для их выходных эмиттерных повторителей. В правой части схемы (рис. 3.1, г) показан простейший источник порогового напряжения U<sub>оп</sub> (резисторы R1, R2 и диоды VD1, VD2), который вырабатывает опориое напряжение 4,6 В Ои снабжен эмиттерным повторителем VT3 для увеличения нагрузочной способности.

Отметим дальнейшую принципнальную особенность микросхем ЭСЛ: они питаются отрицательным напряжением —  $U_{\text{и,n}}$  (т. е. напряжение подается от эмиттеров), причем коллекторные цепи заземляются. Этим способом повышается помехоустойчивость ЭСЛ. Ток потребления  $I_{\text{пот}}$  вытекает из микросхемы в источиик.

На рис. 3.2, а показана передача сигнала  $U_c$  от эмиттерного повторителя VT3 из элемента-источника DD1 (ЛЭИ) на базовый вход транзистора VT1 в логическом элементе-приемнике DD2 (ЛЭП). Видио, что большой ток потребления  $I_{\text{пот}}$ , протекающий по относительно тонкому проводнику коллекторного питания  $U_{\text{и.п.К}}$ , имеющему определенное погонное сопротивление  $R_n$ , даст напряжение помехи  $\Delta U_n$ , которое в сумме с сигналом  $U_c$  поступит на вход A2 элемента DD2.

Из этого обстоятельства следует два вывода: во-первых, коллектор-

ная шина питания делается большого сечения и заземляется (дается нуль потенциала, см. рис. 3.2, 6); во-вторых, разъеднияются коллекторные цепи переключателя тока и эмпттерных повторителей (рис. 3.2, 6). Корпус ЭСЛ имеет, таким образом, два вывода коллекторного питания  $U_{\mu,\Pi K1}$  и  $U_{\mu,\Pi K2}$  и один вывод эмиттерного —  $U_{\mu,\Pi 3}$  — 5,2 B.




Рис. 3.2. Способы подачн питаиня на ЭСЛ: a-c заземленными эмиттерами; b-c нулевой коллекторной шиной; b-c разедельными коллекторными выводами

К помехам, возникающим в шине эмиттерного питания —  $U_{\text{и.п.9}}$ , переключатель тока — диффереициальный усилитель — менее чувствителен, так как в эмиттерной цепи присутствует генератор стабильного тока, который фиксирует ток  $I_0$ , не позволяет ему изменяться, если меняется напряжение источинка эмиттерного питания —  $U_{\text{и.п.9}}$  (что равночению помехе).

Чем выше качество схемы ГСТ, тем значительнее ДУ ослабляет эмиттерный синфазный сигнал помехи. Желательно, чтобы ток ГСТ ве вависел как от пульсаций по шине —  $U_{\mu, n, \gamma}$ , так и от изменений температуры.

учитывая вышензложенную последовательность схемотехнического развития, нетрудно проанализировать полную схему элемента ЭСЛ серин К500 (рис. 3.3, а). На рис. 3.3, б показано включение этого элемента.




Рис. 3.3. Логический элемент ЭСЛ серии К500:

в — принципнальная схема; б — включение; в — схема для сиятия переключательных характеристик; г — переключательные характеристики для выходов Q в Q;  $\partial$  — времения днаграмма

причем внешние резисторы нагрузки  $R_{\rm LL}$  следует присоединять, если данный элемент работает как оконечный. Таким образом, все логические уровни ЭСЛ имеют место в отрицательной области потенциалов («под землей»). Такие логические уровии иепосредственно не совместимы со схемами ТТЛ и КМОП, что считается большим недостатком ЭСЛ. Оба коллекторных вывода  $U_{\rm R, IR, IL}$  и  $U_{\rm R, IR, IL}$  присоединяются к нулевой шине (или поверхности) печатной платы.

На рис. 3.3, в показана схема, позволяющая снять зависимости выходных напряжений  $U_Q$  и  $U_{\overline{Q}}$  от изменения входного напряжения  $U_{\text{вк}}$ , которое будем изменять с помощью потенциометра R1. Полученная зависимость представлена на рис. 3.3, г. Видно, что амплитуда выходных импульсов микросхем ЭСЛ (см. также осциллограмму, рис. 3.3, д) примерно равна 0.9 В. Выходные импульсы симметричны относительно потенциала —1,2 В. Каждый логический элемент из микросхемы серия K500 потребляет статическую мощность  $P_{\text{поr}} = 25$  мВт, имеет время задержки распространения  $t_{\text{за.р.ср}} = 2$  ис, что дает в итоге энергию, потребляемую из переключенне  $\Theta_{\text{поr}} = 50$  пДж.




Рис. 3.4. Поперечные сечения интегральных транзисторов: a- для микросхем серии MECLION; b- для микросхем серии MECLION;

Согласно даниым рис. 1:2 и 1.9 микросхемы ТТЛ серин КР1531 имеют такое же время  $t_{3a,p,cp}=2$  ис, но потребляют на один элемент всего 4 мВт ( $\theta_{not}=8$  пДж). Конкуренция со стороны ТТЛШ (AS, FAST и ALS) заставила в очередной раз модернизировать массовые серии ЭСЛ. Как и в случае ТТЛШ, потребовался новый технологический процесс.

На рис. 3.4, а показано поперечное сечение биполярного транзистора с р-п-изоляцией, на котором строились в 70-х годах как аналоговые микросхемы, так и цифровые ЭСЛ. Такие транзисторы имели частоту сдиничного усиления  $f_{\tau}=1.5$  ГГц и обеспечивали для ЭСЛ время задержки  $f_{3R,p}=2$  ис. Плотность упаковки получалась: 10 элементов на кв. мм. Следует отметить, что первые серии ЭСЛ появились еще в середине 60-х годов. В связи с чрезмерной удельной рассенваемой мощностью этих наносекундных микросхем, многие их варианты тогда имели массивную гибридную конструкцию.

В последующее двадцатилетие широкое распространение как прототипы получили последовательно сменявшие друг друга серии полупро-

водниковых ЭСЛ фирмы Motorola (например, MECL 100, MECL 1000 MECL 10000, MECL 2500). В ходе развития не только улучшались параметры  $t_{3\pi,p,cp}$ ,  $P_{nor}$  и  $\mathfrak{I}_{nor}$ , но и совершенствовалась схемотехника как собственно элемента, так и функциональных узлов, входящих в серии. Логический элемент серии МЕСЬ 10000 (иногда ее обозначают

MECL 10K) соответствует схеме рис. 3.3, a.

Серня МЕСЬ 100000 (или, кратко: МЕСЬ 100К) превосходит по быстродействию микросхемы перспективных серий ТТЛШ. На рис. 3.4.6 показан эскиз сечения биполярного транзистора, разработанного для этих субианосекундных микросхем ЭСЛ. Здесь р-п-изоляция заменена диэлектрической SiO2, поэтому транзисторы имеют  $f_{\tau} \approx 4.5$  ГГц, что обеспечивает время  $t_{\text{вл.р.ср}} = 0.75$  ис. За счет существенно меньшей площади интегрального транзистора плотность упаковки повышается до 20 элементов на квадратный миллиметр поверхности, хотя число транзисторов в элементе ЭСЛ стало почти в два раза больше. На таких тран-

зисторах строятся БИС ЭСЛ и матрицы памяти.

Логический элемент серин MECL 100К имеет диодную цепь тепмокомпенсации логических уровней, а также усовершенствованный источник опорных напряжений, делающий логические уровии независимыми от больших колебаний питающих напряжений, а также помех по цепи питания. На рис. 3.5, а показана функциональная схема элемента серии MECL 100К, которая содержит три части: переключатель тока ПТ н эмиттерный повторитель ЭП, а также источник опорного напряження ИОН. Полная принципиальная схема этого элемента приведена на рис. 3.5, б. Эмиттерный повторитель VT4 можно нагрузить на резистор сопротивлением 50 Ом, подключив его вывод к потенциалу-2 В. Предельный ток нагрузки ЭП может достигать 55 мА. Отметим, что все измерения для ЭСЛ следует проводить при установившемся температурном режиме, причем плату с микросхемами следует обдувать (скорость потока 2,5 м/с). Номинальное напряжение питания для серии МЕСЬ 100К несколько уменьшено ( $-U_{\rm н.03} = -4.5$  В), однако логические уровни непосредственно совместимы с прелыдущей логикой (см. рнс. 3.5, в). Благодаря ИОН логические уровни не изменяются, если напряжение питания будет находиться в пределах —4,2 В <  $-U_{\mathbf{R},\mathbf{n}}$  < -5,7 В. Статическая потребляемая мощность для субнаносекундного элемента Рпот = =40~мВт, при этом на переключение потребляется энсргия  $9_{\text{пот}} = 0.75 \, imes$ ×40=30 пДж. Аналогичные параметры имеют отечественные микросхемы ЭСЛ серии К1500.

На рис. 3.6 показана днаграмма пределов переключательных характеристик ЭСЛ серни К500 и К1500. В табл. 3.1 даны цифровые значения соответствующих координат входных и выходных напряжений. На диаграмме, построенной для каждой серни, типовые характеристики расположены внутри заштрихованного контура. Следует учесть, что данные столбца для микросхем серни К1500 не зависят от температуры и питающих напряжений. Для микросхем серии К500 приведены значения при 25°C. При температуре -30°C все напряжения возрастают на 5 ...10 %, а при температуре +85 °C синжаются на такую же величив

Скорость переключения микросхем ЭСЛ удобио проверять при дву поляриом напряжении питания (аналогично схеме включения операцы онного усилителя). При таком включении элемента ЭСЛ (см. рис. 3.7, с источник входных импульсов можно заземлить (сравните также выбран ные напряжения питания 2 и -3,2 В с потенциалами, указанными в рис. 3.1, г). На рис. 3.7, б обозначены уровии входного и выходных им пульсов, по которым следует отсчитывать время задержки распростра




Рис. 3.5. Схемотехника субнаносекундной ЭСЛ:

a — структурная схема логического элемента; b — схема переключателя тока ПТ, эмиттерного повторителя ЭП и источника опорного напряжения ИОН; в - переключательные характеристики по выходам Q и Q

нения при включении и отключении элемента, если входной импульс нмеет заданную длительность фронта to 1 и среза ti.o. При замерах необходимо использовать кабели и нагрузки с сопротивлением 50 Ом. Несогласованные проводники не должны быть длиннее, чем 2 мм. К выходу схемы (рис. 3.7, а) требуется подключать вход согласованной линии передачи.

При эксплуатации микросхем ЭСЛ необходимо учитывать дополнительно три временных параметра: t<sub>s</sub> — время «выдержки», t<sub>h</sub> — время

хранення и t<sub>r</sub> — время сброса.

На рис. 3.8, а штриховыми линиями показано, что, если на входе D данные появятся позже, чем истечет время ts, а затем поступит импульс разрешения Е, либо тактовый сигнал С, на выходе появится ошибочное напряжение низкого уровия.




Рис. 3.6. Диаграмма пределов переключательных характеристик элементов серин K1500

Аналогично (см. рис. 3.8, 6) информацию на входе D можно сменнть после установления сигнала Е (или С) только по истечении времени хранения th. В противном случае (штриховые линии) на выходе будет отработан ложный импульс напряжения высокого уровня (а не статический инзкий уровень)

На рнс. 3.8, в показано, что в устройствах, имеющих вход сброса R, перед подачей управляющих

сигналов Е (или С) должен даваться защитный интервал времени  $t_r$ . Здесь же показаны задержки импульсных перепадов на выходе.

Многовходовые логические элементы ЭСЛ могут реализовать либо функцию ИЛИ (ИЛИ), либо И (И). На рис. 3.9, а показана схема управления переключателем тока ЭСЛ по двум входам А и В. На рис. 3.9, б показан положительный входной скачок  $U_{\rm ex}$   $A_{\rm in}$ . который можно подать на вход А или В, а также отклики на него по выходам Q и  $\overline{\rm Q}$ , т. е. скачки потенциалов  $U_{\rm Q}$  и  $U_{\overline{\rm Q}}$ . Высоким уровнем (В) здесь названо нулевое наприжение, низким (Н) — отрицательное выходное (0—

Таблица 3.1. Входные и выходные уровни для элементов ЭСЛ

Change and the second of the s	Co	:рия
Обозначение уровня ныпряжения (см. рис. 3.6)	K500	K1500
Входной, высокий, максимальный $U^1_{Bx, max}$ , мВ	-810	880
${ m B}$ ходной, высокий, мишимальный ${ m U}_{ m Bx,\ min}^1$ . м ${ m B}$	-1105	-1165
${ m B}$ ходной, пизкий, максимальный ${ m U}_{ m Bx,\ max^*}^{ m 0}$ м ${ m B}$	-1475	1475
${ m B}$ ходной, низкий, минимальный ${ m U}_{ m Bx,\; min}^0$ , м ${ m B}$	-1850	1810
Выходной, высокий, максимальный $U^{l}_{\text{вых, max}}$ мВ	810	880
Выходной, высокий, минимальный U <sub>вых, тіп</sub> , мВ	960	1025
Выходной, высокий, пороговый Ulbых, пор. мВ	<b>—980</b>	1035
Выходной, низкий, пороговый U <sup>0</sup> мВ	1630	-1610
Выходной, низкий, максимальный $oldsymbol{U}_{ exttt{BMX},\  exttt{max}}^0$ , мВ	-1650	<b>—162</b> 0
Выходной, низкий, минимальный U вых, min, мВ	-1850	-1810




Рис. 3.7. Схема для измерения (а) параметров выходных импульсов (б)

 $I_0R_\kappa)$ . Последовательно переключая напряжения уровней H н B на входах A и B с помощью переключателей S1 и S2, можем составить таблицу выходных потенциалов (см. табл. 3.2).

Если назвать напряжение низкого уровня Н логическим 0, а высокого В — логической 1, получим таблицу состояний ИЛИ (сравните данные табл. 3.3 и рис. 1.15, в). Назвав напряжение низкого уровня Н логической 1, получим таблицу состояний И (вторая часть табл. 3.3).

Таблица 3.2. Электрические уровни на входах и выходах схемы (рис. 3.9, a)


Bx	од		Bı	ДОХЬ	
A	Е	$U_{\mathbf{Q}}$		บัน	
H H B	H B H B	—І <sub>о</sub> R <sub>к</sub> 0 0 0	H B B	0 I <sub>0</sub> R <sub>H</sub> I <sub>0</sub> R <sub>K</sub> I <sub>0</sub> R <sub>K</sub>	B H H


Таблнца 3.3. Логические функции двухвходового элемента ЭСЛ (рис. 3.9, a)


ō)

	В:	од	Выход		
Логика	A	В	Q	Q	
Напряжение высо- кого уровня— единица, логика ИЛИ	0 0 1	0 1 0 1	0 1 1 1	1 0 0 0	
Напряжение низ- кого уровня— едн- ница, логика И	1 1 0 0	1 0 1 0	1 0 0 0.	0 1 1 1	

Таким образом, один и тот же элемент ЭСЛ может работать как ИЛИ (на втором выходе —  $\overline{ИЛИ}$ ), либо как элемент И ( $\overline{I}$ ). Наличие выходов Q и  $\overline{Q}$  упрощает реализацию аппаратурных задач и исключает излишние задержки сигналов в дополнительных ниверторах.










Рис. 3.8. Особые в време разраметры ЭСЛ: a - время выдержки  $t_{\bullet,\bullet} = t_{\bullet,\bullet} \cdot t_{\bullet,\bullet}$  хранения  $t_{h}$ : s - время сброса  $t_{r}$ 




Рис. 3.9. Схема управі равленнятом ЭСЛ (а) и амплитуды сигналов (б) в этой схеме

#### 3.2. КОМБИНАТОРНЫЕ МИКРОСХЕМЫ СЕРИИ К500

На рис. 3.10 показаны условные обозначения микросхем ЭСЛ иЛЛuЛЛuЛЛu серии K500. Схема присоединения источников питания к корпусам этих микросхем дана на рис. 3.10, a.

Микросхема К500ЛМ101 (рис. 3.10, б) содержит четыре двухвходовых элемента ИЛИ, каждый из которых имеет один открытый вход. Вторые входы ключей объединены (вывод 12 корпуса). Сюда можно подавать сигнал разрешения входам Е1.

Мнкросхема К500ЛМ102 (рис. 3.10, в) аналогична предыдущей, но

все восемь входов свободны.

Микросхемы К500ЛМ105 (рис. 3.10, г) и К500ЛМ109 (рис. 3.10, д) выполняют функцию ИЛИ/ИЛИ, но различаются по числу входов.

Микросхема К500ЛЕ106 (рис. 3.10, с) имеет только инверсные выходы, поэтому ее три элемента реализуют функцию ИЛИ.

Микросхема K500ЛЕ123— это тройной элемент ИЛИ, который имеет аналогичную цоколевку и функциональную схему, но отличается мощными магистральными выходными каскадами.

На рис. 3.10, ж—з показаны микросхемы, каждая нз которых может передавать логические сигналы на шесть линий, поскольку в них

содержатся по два элемента с тремя выходами.

Микросхема K500ЛЕ111 (рис. 3.10, ж) имеет инверсные выходы. Микросхема K500ЛЛ110 (рис. 3.10, з) позволяет транслировать по линиям передачи неинвертированные сигналы. Тройные выходы каждого из элементов позволяет распределять тактовые импульсы с их наименьшим расхождением по временн.

Кроме того, многоканальные выходы пригодны для включения по схеме «монтажное ИЛИ», что позволяет экономить корпуса микросхем ири проектировании цифровых устройств. Микросхемы (рис.  $3.10, \infty-3$ ) имеют три вывода коллекторного питания, каждый на которых можно использовать независимо.

Микросхема Қ500ЛП107 (рис. 3.11) содержит три двухвходовых ключа, выполияющих функцию исключающее ИЛИ. Если применить положительную логику, то на выходах Q и  $\overline{Q}$  (см. рис. 3.11, a) реализуются логические уравнения:

$$Q = (\overline{AB}) + (\overline{AB}), \quad \overline{Q} = (\overline{AB}) + (\overline{AB}).$$
 (3.2)

При отрицательной логике обозначение выходов Q н  $\overline{Q}$  меняется на противоположное (рис. 3.11,  $\delta$ ), хотя логические уравиения сохраняются.


На рис. 3.12 показаны микросхсмы ИЛИ/И общего назначения, необходимые при проектировании сверхскоростных мультиплексорных схем распределения данных.

Микросхема K500ЛK117 (рис. 3.12, а) при положительной логике выполняет логическое уравнение

 $Q_2 = (A_4 + A_5) (A_6 + A_7 + A_9) = \overline{Q}_{39}$  (3.3) а при отримательной

$$Q_2 = (A_4 A_5) + (A_6 A_7 A_8) = \overline{Q}_3.$$
 (3.4)

На рис. 3.12, б показана развернутая функциональная схема K500ЛК117, где обозначены элементы «монтажное И н ИЛИ», DD1.5—DD1.8, соответствующие данным уравненням.



Рнс. 3.10. Микросхемы ИЛИ/ИЛИ серни Қ500:

a — скемы подключения источников питания;  $\delta$  — ЛМ101; s — ЛМ102; s — ЛМ105;  $\delta$  — ЛМ109; e — ЛЕ106, ЛЕ123; s — ЛЕ111; s — ЛЛ110


Рис. 3.11. Микросхемы исключающие ИЛИ серни К500:

a — обозначение выводов ЛП 107 при положительной логиме;  $\delta$  — то же при отрящательной логиме

Микросхема К500ЛС118 (рис. 3.12, в) не имеет инверсных выходов и выполняет при положительной логике в точках DD1.1—DD1.4 операцию ИЛИ (рис. 3.12, г). Окончательно на выходах DD1.5 и DD1.6 получим функцию И от выходных сигналов. Если логика отрицатель-

ная, в точках DD1.1—DD1.4 выполняется функция И, на выходах DD1.5, DD1.6 — ИЛИ.

Для межсоединений микросхем ЭСЛ используются двухпроводные линии передачи сигналов, которые должны обслуживать специальные микросхемы: передатчики и приеминки.






Рис. 3.12. Микросхемы ИЛИ/И серии К500: a, 6- обозначение и функциональная схема для ЛК117; b, z- то же для ЛК118

Микросхемы К500ЛП115 и К500ЛП116 (рис. 3.13) — дифференциальные приемники сигналов, поступающих с цифровой линии связи. Микросхема ЛП115 (рис. 3.13, а) имеет четыре приемных канала с дифференциальными входами, но одиночными выходами. Принципиальная схема ее четырех дифференциальных усплителей и источиика опорного напряжения Uon показана на рис. 3.13, б. Выход стабильного опорного напряжения (вывод 9) позволяет построить триггер Шмитта либо превратить канал дифференциального приемника в простой инвертор ЭСЛ (см. рис. 3.1, б).

Для увеличения устойчивости к синфазным помехам, которые в «длиниых линиях» могут быть велики, каждый дифференциальный каскад имеет активный генератор стабильного тока ГСТ. Если используются не все четыре каскада, один из входов свободного каскада следует присоединить к выводу 9, чтобы предотвратить возможность самовозбуждения через общую цепь ГСТ. Микросхема K500ЛП116 (рис. 3.13, в) отличается от ЛП115 комплементарными логическими выходами каждого канала, поскольку на принципиальной схеме ее (рис. 3.13, г) нзображены четыре канала полных ДУ с двумя выходными эмиттерными повторителями. Комплементариые выходы используются для передачи сигнала в линию связи, состоящую из витой пары проводов.




Рис. 3.13. Микросхемы дифференциальных приемников сигналов ЭСЛ с двухпроводных линий серии K500:

a = 06означения для ЛПП5; b = 0принципиальная схема ЛПП5; b = 0 же для ЛПП6

Рассмотрим две микросхемы, служащие для взаимного преобразо-

вания логических уровней ЭСЛ и ТТЛ.

Микросхема К500ПУ124 (рис. 3.14, a) — это четырехканальный преобразователь цифровых сигналов ТТЛ (напряжение низкого уровия  $U_{\text{вых}}^0 = 0.3$  В, высокого  $U_{\text{вых}}^1 = 3.5$  В) в логические уровни ЭСЛ (см. рис. 3.3, a). Один канал этой микросхемы показан на рис. 3.14, a0. На микросхему ПУ124 следует подать два питающих напряжения:  $U_{\text{н.п.К}}$ 

=5 В (ТТЛ) и  $-U_{\text{и п} \ni}$  = -5,2 В (ЭСЛ). Отметим, что вход ЕІ (вывод 6 — разрешающий. Если на вход ЕІ подать напряжение инзкого уровня от ТТЛ, то на всех прямых выходах ЭСЛ (выводы 2, 1, 15, 14) появится напряжение низкого уровня ЭСЛ, а на инверсных выходах (выводы 4, 3, 12, 13) — высокое (см. рнс. 3.6).

Время  $t_{3д,p,ep}$  для данного преобразователя уровия составляет

5 ис, что позволяет принимать сигналы от микросхем ТТЛШ.




Рис. 3.14. Транслятор (преобразователь) уровней от ТТЛ к ЭСЛ К500ПУ124:

а — обозначение: б — схема одного канала

Если К500ПУ124 передает сигиалы в линию, состоящую из витой пары проводов, на ее приемном коице подключают приемники

К500ЛП115 или К500ЛП116.

Микросхема К500ПУ125 (рис. 3.15, a) — четырехканальная, предназначенная для обратного преобразования сигналов ЭСЛ (от выхолов Q и  $\overline{\rm Q}$ ) в сигнал ТТЛ (выход одиночный). Каждый канал (рис. 3.15, 6) имеет обычный двухтактный выход элемента ТТЛ с транзисторами Шотки.

Вывод I опорного напряжения U<sub>оп</sub> позволяет строить триггер Шмитта. К этому выводу можно подключить входы свободных каналов других микросхем. Микросхему ПУ125 можно применить как дифференциальный приемник сигналов с линии. Другими словами, на микро-

ехемах ПУ124 и ПУ125 можно сделать канал передачи цифровых сигналов: уровии ТТЛ переведем в уровии ЭСЛ, которые и будут переданы в линию, а на приемном конце уровии ТТЛ восстановим. Такой канал передачи скоростной цифровой информации содержит меньше помех и поэтому более устойчив, чем канал только на микросхемах ТТЛ

Если входы ПУ125 оставлены свободными, неприсоединенными, на выходе ТТЛ появится напряжение низкого уровня. Типовое время за-

держки распространения для ПУ125 5 нс.




Рис. 3.15. Траислятор (преобразователь) уровней то ЭСЛ к ТТЛ K500ПУ125:

обозначение; б — схема одного канала

Микросхема К500ЛП129 (рис. 3.16) — четырехканальный приемник сигналов ТТЛ, передаваемых по шинам ЭВМ. На схеме расположения выводов (рис. 3.16, 6) указаны три вывода питающих напряжений:  $U_{n,nK1} = 0$ ,  $U_{n,nK2} = 5$  В,  $-U_{n,n3} = -5,2$  В (рис. 3.16, 6). По входам данных D принимаются уровин ТТЛ. Остальным входам управления требуются сигналы ЭСЛ. Выходные сигналы также ЭСЛ. На рис. 3.16, в показана схема одного канала преобразования уровия ТТЛ. Канал траислирует логический уровень, поступивший на вход D, если на тактовом входе С присутствует инзкий уровень (см. табл. 3.4). Входиые данные будут зашелкнуты по положительному перепаду на входе С. Вход R служит для сброса. Если на вывод разрешения по выходу ЕО подать напряжение высокого уровия, выход данным разрешается (см. в табл. 3.4 строки третью, четвертую и пятую). Вход ЕО необходим для строгой синхронизации данных, считываемых из защелки. Вход Н позволяет изменять гистерезис управляющей характе-




Рис. 3.16. Четырехканальный приемник сигиалов ТТЛ K500.ПП129: a — структурная схема:  $\delta$  — цоколевка;  $\delta$  — схема одного канала;  $\epsilon$  — гистерезненая переключательная характеристика

ристики по входу D. Характерные пороговые точки входного напряжения петли гистерезиса указаны на рнс. 3.16, г. Чтобы включить входной гистерезис, вывод H следует заземлить. Если гистерезис не требуется, этот вывод присоединяется к проводу —  $U_{\rm H, CO}$ .

Испытывать импульсные параметры К500ЛП129 удобно в схеме

(рис. 3.17, а). На рис. 3.17, б показано взаимное расположение входиого (ТТЛ) и выходного (ЭСЛ) импульсов. На входы С и R следует подать напряжения низкого уровия, на вход ЕО — высокого. На рис. 3.17, в показана аналогичная диаграмма для сигналов на входе ЕО и выходе Q (на выходах С и R присутствуют напряжения низкого уровия, на входе О — высокого). На рис. 3,17, г дано положение импуль-

Таблица 3.4. Состояния в схеме К500ЛП129

	Вход							
Dn	С	E0	R	$Q_{n+1}$				
x X H X B	x B H B	H x B B	x B x H	11 H H Q <sub>n</sub> B				




Рис. 3.17. Схема испытання импульсных параметров K500ЛП129 (а); днаграммы: входных и выходных импульсов (б), импульсов на входе разрешения и выходе (в) и положения импульса сброса R (с)

са сброса R (на входах D н E0 — напряження высокого уровия). По выводу  $U_{u,nK2}$  ток потребления  $I_{uor}$  составляет 8 мA, по выводу —  $U_{u,n3}$  стекает ток  $I_{uor} = 172$  мA.

### 3.3. ТРИГГЕРЫ, СЧЕТЧИКИ И РЕГИСТРЫ СЕРИИ К500

Среди микросхем серии K500 имеется ряд многоканальных схем, содержащих D-триггеры с RS-входами. На рис. 3.18, а показано функциональное обозначение двухканального D-триггера K500TM130. Оба триггера связаны общим тактовым входом С (вывод 9, рис. 3.18, б). Назначение выводов триггера из K500TM130: СЕ — вход разрешения для тактовых импульсов на оба триггера вместе или раздельно (разрешает напряжение инзкого уровия); С — общий вход тактовых импульсов (переключает положительный перепад напряжения); D-вхо

записн данных (действует, если на входе  $\overline{C}$  — напряжение инзкого уровия); R и S — входы сброса и установки (действуют, только если на входах  $\overline{C}$  и  $\overline{CE}$  раздельно или поочередно присутствует напряжение высокого уровня).

Каждый триггер-защелку DD1.1 и DD1.2 можно использовать отдельно, если подать на вход 9 напряжение инзкого уровня, а использовать в качестве тактовых входы CE1 (вывод 6) или CE2 (вывод 11).




Рис. 3.18. Триггерная схема K500TM130: a -обозначення;  $\delta -$ структура

Напротив, если требуется общий тактовый вход  $\overline{C}$  (вывод 9), следует подать на выводы 6 и 11 напряжение низкого уровия. Изменення уровней на D-входах отображаются на выходах, если на тактовом входе присутствует напряжение инзкого уровия. Выходы защелкивают даиные с приходом положительного перепада тактового импульса. Если на тактовом входе уровень сигнала высокий, нзменяющаяся на входах данных информация не влияет на выходные уровии.

При проектировании токоведущих дорожек печатной илаты исобходимо исключить взаимосвязь входов R, S с тактовыми  $\overline{C}$ , CE и информационным D. B табл. 3.5 показаны логические состояния выходов  $Q_{n+1}$  триггера TM130 после прихода тактового перепада в момент  $t_{n+1}$ , которые получаются при различных комбинациях сигналов на входах.

Микросхема K500TM131 (рис. 3.19) содержит два D-триггера, отличающихся двухступенчатой структурой «мастер-помощинк». Каждый триггер имеет собственные аспихронные входы сброса R и установки S, а также вход разрешения тактового импульса  $\overline{CE}$ . Если на общем тактовом входе  $\overline{C}$  присутствует напряжение низкого уровия, на каждый из входов  $\overline{CE}$ 1 и  $\overline{CE}$ 2 можно подавать тактовые импульсы. С другой стороны, присутствие на входах  $\overline{CE}$ 1 и  $\overline{CE}$ 2 напряжения низкого

Таблица 3.5. Состояния триггера К500ТМ130

 $\bar{c}$ Œ D  $Q_{n+1}$ Η H Н H В Н Н В Н В  $Q_n$ В Н Qn  $Q_n$ 

Таблица 3.6. Состояния триггера К500ТМ131

Режим		В	Выход		
Режим	R	S	С	D	Q <sub>n+1</sub>
RS-защелка	H H B B	H B H B	-   -   -		Оп В Н Неопреде- ленность
Тактовый вход		=	H B B	x H B	Q <sub>n</sub> H B

уговия разрешает прохождение на оба триггера общей тактовой сет-ки С.

Выходные состояния каждого триггера меняются после прихода положительного перепада тактового импульса, По-другому, на тактовых входах должно выполняться следующее условие переключения:

$$C = \overline{CE} + C^{0,1}, \tag{3.5}$$

где С — сигнал тактового переброса;  $\overline{CE}$  — сигнал разрешения переброса (активное — напряжение низкого уровия);  $C^{0,1}$  — перепад тактового импульса (от напряжения инзкого уровия к высокому). При C=B сигналы D=H или D=B проходят на выход в момент  $t_{n+1}$ , т. е.  $Q_{n+1}=D$ . При другнх сочетаниях  $C\overline{E}$  и  $C^{0,1}$  состояния выходов триггеров «мастер-помощинк» не могут изменяться. В табл. 3.6 отображены состояния каждого триггера, управляемого по входам RS (после прихода тактового импульса  $t_{n+1}$ ), а также по входам D и C. Видно, что состояние выхода триггера не меняется, если на входе C присутствует напряжение низкого уровия, а на входе D — любые данные.

Микросхема K500TM133 (рис. 3.20) содержит четыре триггера-защелки. Каждый триггер DD1.3—DD1.6 имеет свободный D-вход. Выходы этих ячеек попарно проходят через элементы ИЛИ. Их выходы  $\overline{Q}1$ —Q4 имеют открытые эмиттеры и позволяют поэтому пользоваться далее схемотехническим приемом «монтажное ИЛИ» либо непосредственно могут присоединяться к шине данных цифровой системы. Как и в триггерах ТМ131, выходиые состояния  $\overline{Q}1$ —Q4 повторяют сигналы из входах D1—D4, если на входах  $\overline{C}E12$  и  $\overline{C}E34$  присутствуют напряжения высокого уровня. Информация в ячейках защелкивается по отрицательному перепаду тактового импульса  $\overline{C}$ .

Входы управления E012 и E034 разрешают прохождение выходных сигналов Q1, Q2 и Q3, Q4 в шниы данных. Прохождение на пары защелок DD1.3, DD1.4 и DD1.5, DD1.6 общей тактовой последовательности С разрешается с помощью входов управления CE12 и CE34 (выводы 4 и 12).

Микросхема K500TM134 (рис. 3.21) содержит два D-триггера с развитой логикой управления. Состояния одного D-триггера при различных сигналах управления приведены в табл. 3.7. Выводы триггеров имеют следующее назначение. При высоком уровне на входе выбора данных S1 разрешается приём данных по входу D21 триггера DD1.9. Если на входе S1 — низкий уровень, разрешен выбор данных по входу





Рис. 3.19. Триггерная схема K500TM131:



Рнс. 3.21. Триггериая схема K500TM134:




Рис. 3.20. Триггериая схема K500TM133:

Таблица 3.7. Состояния триггера K500TM134

С	S1 (S2)	DI1 (DI2)	D21 (D22)	$\sqrt{n+1}$
H H H B	H H B B	H B x x	x x H B	H B H B Qn

D11 этого триггера. Аналогично напряжение высокого уровия на входе S2 разрешает прием по входу D22 второго триггера, пизкого — по его входу D12.

Низкими уровиями, подаваемыми на входы СЕ1 и СЕ2, разрешает. ся прохождение тактовой последовательности С (вход 7). Если на общем тактовом входе С — напряжение инзкого уровня, каждый тригтер может перебрасываться самостоятельно, тогда входы СЕ1 и СЕ2 ис. пользуются как тактовые. Переключение пронсходит по положительному перепаду импульса С. При напряжении высокого уровия на выбранном входе СЕ смена данных на других входах не отражается на выходных сигналах Q1 и Q2. Уравнение для сигнала С соответствует микросхеме ТМ131 [см. формулу (3.5)].




Рис. 3.22. Триггерная схема К500ТМ173: a - структура; 6 - цоколевка

Микросхема К500ТМ173 (рис. 3.22) содержит четыре D-триггера общим тактовым входом. Эту микросхему удобно использовать как че тырехканальный мультиплексор со входами, защелкивающими данные В каждом канале таких входов два: D1 и D2 и Четверки входов но четиых D11...D14 и четных D21-D24 выбираются сигналом, поданных на вход выбора данных DS. Если на вход С пришел положительный тактовый перепад, триггер защелкивает данные (1 или 0), принятые п выбранному входу.

Ток потребления этой микросхемы составляет 66 мА, время  $t_{3д,p,e}$ от входа D до выхода Q не более 3,5 нс, время тактового перепада должно находиться в пределах 1,5...4,5 ис. Состояния каждого триггера-

мультиплексора из К500ТМ173 сведены в табл. 3.8.

Микросхемы К500ИЕ136 и К500ИЕ137 (рис. 3.23) — однотипные счетчики, отличающиеся выходными кодами: ИЕ136 считает в гексадецимальном коде, а ИЕ137в десятичном. Оба эти счетчика имеют универсальное назначение и могут при тактовых частотах свыше 100 МГц считать как на увеличение, так и на уменьшение выходиых данных (реверс). Полная принципиальная схема микросхемы ИЕ136 показана на рис. 3.23, а, микросхемы ИЕ137 — на рис. 3.23, б. Их цоколевки одинаковы (см. рис. 3.23, в).

Таблица 3.8. Состояния мультиплексора K500TM173

В	код	Выход
Ds	С	$Q_{n+1}$
B H x	H H B	D1 D2 Q <sub>n</sub>

Четыре режима работы этих счетчиков программируются по двум вхо-

дам \$1, \$2 (см. табл. 3.9). Режим предварительной установки позволяет загрузить данные, присутствующие на влодах D0-D3 (см. также первую и восьмую строки табл. 3.10). Счетчики меняют выходиые состояния по положительному перепаду на тактовом входе С. В другне моменты (С=Н, см. пятую строку табл. 3.10) можно менять данные на входах D. После завершения счета на выходе окончания счета ТС устанавливается напряжение низкого уровия. Аналогично работает и счетчик К500ИЕ137 (см. табл. 3.11). Реверс счета получается при смене уровней напряжения на входах S1 и S2 (см. табл. 3.9) на противоположные.

Таблица 3.9. Выбор режимов счетчиков К500ИЕ136 и ИЕ137

Bx	ОД	
sı	S2	Режим
H H B B	Н В Н В	Предварнтельная установка (загрузка) Счет на увеличение Счет на уменьшение Хранение; остановка счета

При напряженнях высокого уровия на входах S1, S2 счет останавливается. Максимальная тактовая частота при счете как на увеличение, так и на уменьшение составляет 125 МГц. Счетчики потребляют ток питания по 165 мА на корпус в каждом варианте. Нанбольшее время задержки имеет цень от входа С до выхода ТС (tад.р.ср = 10,9 пс). Наибольшее время «выдержки» t<sub>в</sub>=7,5 ис требуется между сигналами на входах выбора S и тактовым С.

Микросхема К500ИР141 (рис. 3.24) — это регистр, который может работать в четырех режимах: остановка сдвига (хранение), сдвиг вправо, сдвиг влево, параллельный прием. Команда для выбора одного из режимов подается на входы выбора S1 и S2 согласно табл. 3.12. Сдвиг вправо и влево информации в триггерах получается после прихода положительного фроита тактового импульса tn+1 на тактовый вход С (вывод 4). В табл. 3.12 данные Q<sub>п</sub> соответствуют предшествующему моменту t<sub>n</sub>. Регистр загружается параллельно по входам D0-D3, а по




Рис. 3.23. Счетчики серин Қ500: a- ИЕ136;  $\delta-$  ИЕ137;  $\delta-$  их цоколевка

Таблица 3.10. Состояния счетчика К500МЕ136

			В	од			_			Выход	1	
SI	<b>S</b> 2	D0	Di	D2	D3	Ğ <sub>B</sub> ▼ (	;	<b>Q</b> 0	Q1	Q2	Q3	тč
H H H H B B B B	H B B B B B H H H	H x x x x x B x x	H x x x x x x B x x x	B x x x x x H x x	B x x x x x H x x	x B H B H B B H B B X B H B H B H B		H B B B B B B H B	H H B B B B B B H H B	B B B B B H H H B	B B B B B H H H B	H B B H B B H B B H B

входам DL и DR последовательно для сдвига влево и вправо соответственно. Выходы Q0—Q3 нмеют изгрузочиую способность 50 Ом. Если используется только один из выходов для последовательного вывода данных в нагрузку, остальные выходы следует оставить разомкнутыми.




Рис. 3.24. Регистр К500ИР141:

а - схема; б - цоколевка

Таблица 3.11. Состояния счетчика К500ИЕ137

	Вход					<u> </u>		Выход			
SI	S2	DO	DΙ	D2	D3	Č <sub>Bx</sub> C	Q0	Q١	Q2	<b>Q</b> 3	TC
HHHHHHBBBBB	H B B B B B B B H H	B x x x x x x x B x x x x	B x x x x x x x x x x x x x x x x x x x	B x x x x x x x x x x x x x x x x x x x	H x x x x x x x x x x x x x x x x x x x	x B H B H B H B B B X B H B H B H B	B H B B B B B H B H	B H H H H H H H B B H H	B	H B B H H H H H H H H H H	B B B B B B B B B B B B B B B B B B B

Таблица 3.12. Состояния регистра ИР141

	д Вы- ра	_	Выход						
SI	S2	Режим работы	Q0 <sub>(n+1)</sub>	Q1 <sub>(n+1)</sub>	Q2 <sub>(n+1)</sub>	Q3 <sub>(n+1)</sub>			
H H B	H B H B	Параллельный прием Сдвиг вправо Сдвиг влево Остановка сдвига	D0 DR Q1 <sub>(n)</sub> Q0 <sub>(n)</sub>	D1 Q0 <sub>(n)</sub> Q2 <sub>(n)</sub> Q1 <sub>(n)</sub>	D2 Q1 <sub>(n)</sub> Q3 <sub>(n)</sub> Q2 <sub>(n)</sub>	D3 Q2 <sub>(n)</sub> DL Q3 <sub>(n)</sub>			

# 3.4. ЭЛЕМЕНТЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОИСТВ ИЗ СЕРИИ K500

Рассмотрим микросхемы: мультиплексора, дешифраторов, шифратора, проверки на четность, ускоренного переноса, сумматора-вычитателя, АЛУ и ПЗУ. Такие микросхемы позволяют строить быстродействующие узлы ЭВМ.

Микросхема К500ИД164 (рис. 3.25) — мультиплексор, который работает как восьмиканальный селектор данных, присутствующих на его входах D0—D7. Эти данные поочередно могут появляться на выходе Q согласно коду выбора входной линии, поданному на адресные входы S1, S2 и S3 (см. табл. 3.13). Девятое состояние — напряжение низкого уровня— появится на выходе Q при запрете мультиплексирования, когда на вывод разрешения по выходу EO подан высокий уровень. С помощью выводов EO можно увеличивать число каналов мультиплексора, соелиняя вместе несколько мультиплексоров. Нужную группу каналов вклю-

чаем в цепь коммутации, подав на вход ЕО соответствующей микросхе-

Микросхемы К500ИД161 и ИД162 (рнс. 3.26) — одиотипные дешифраторы. Они принимают по входам D0—D2 трехразрядное двоичное слово и выдают сигнал по одиому из восьми выходов Q0—Q7. Номер выхода, где есть сигнал, соответствует десятичному эквиваленту входного кода. Дешифратор ИД161 имеет значащие выходные напряжения низкого уровия (инверсные выхо-

ды), у дешифратора ИД162 начащие выходные напряжения высокого уровия (выходы без инверсии). Состояния входов и выходов этих дешифраторов сведены в табл. 3.14 и 3.15 соответственно. Входы приема трехразрядного слова имеют положительную логику. Каждый дешифратор имеет два входа разрешения Е10 и Е11. Дешифрация разрешается при напряжениях низкого уровия на этих входах. Подав на один из напряжение высокого уровня, запрещаем работу дешифратора, тогда на всех выходах ИД161 появятся напряжения высокого уровня, на выходах ИД162 — низкого.

Таблица 3.13. Состояния мультиплексора К500ИД164

В	ход упр	Я	Код на	
Ē0	<b>S</b> 3	S2	SI	выходе Q
H H H H H H H B	H H H B B B	H H B H H B B	H B H B H B	D0 D1 D2 D3 D4 D5 D6 D7

Микросхема K500ИВ165 (рис. 3.27)—шифратор, который перево-

лит сигнал, поданный по входу с десятичным иомером D0—D7, в двопиный трехразрядный эквивалент этого номера, появляющийся на выходах Q0—Q2. Выходиые уровии накапливаются в D-триггерах-защелках, поэтому шифратор может работать синхронию. Все состояния для этого шифратора сведены в табл. 3.16. Если на тактовом входе С присутствует инзкий уровень, на выходах Q отображается состояние входов D. Эти даниые защелкиваются в момент положительного перепада

Таблица 3.14. Состояния дешифратора К500ИД161

	Вход					·	Bı	ыход				
EII EI0	D2	DI	D0	₹0	Qī	Q2	Qī	<del>Q</del> 4	Q5	Q̄6	Q7	
H H H H H H H H H H H H H B x x B	H H H B B B X X	H B B H B B x	H B H B H B x	H B B B B B B B B	B H B B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B	B B B B H B B	B B B B B B B B	B B B B B B B B B B B B B B B B B B B	•

тактового выпульса С. Данный шифратор приоритетный: в код переводится старший высокий уровень, поступивший на один из входов D0—D7. Высокие уровии, присутствующие на младших по померу входах, при этом на результат не повлияют.

На выходе Q3 имеется напряжение высокого уровня, если на одвом нз входов присутствует напряжение высокого уровня. Этот сигиал




Рис. 3.25. Мультиплексор К500ИД164: а — принципиальная схема: 6 — цоколевка

Таблица 3.15. Состояния дешифратора К500ИД162

	Вход						Be	иход	_		
EII EI9	D2	DI	ยง	<u>(</u> n)	QI	Q2	Q3	Q4	Q5	Ų6	QĪ
H H H H H H H H H H H H H H H H H H H	H H H H B B B K x	H H B B H H B B x	H B H B H B H R	B H H H H H H	H H H H H H H	H H B H H H H H H H	H H B H H H H	H H H B H H H H	H H H H H H H H	H H H H H H H H H	H H H H H H H H H





Рис. 3.26. Дешифраторы серин K500: а — схема ИД161; 6 — схема ИД162; в — их цоколевка

Таблица 3.16. Состояния шифратора К500 ИВ 165

			В	ход					Bu	ход	
D0	DI	Dž	<b>D</b> 3	Dŧ	D5	<b>D</b> 6	D7	<b>Q</b> 3	Q2	. Q1	Q0
В	х	х	х	х	x	x	x	В	Н	Н	H
Н	В	X	X	х	X	X	х	B	H	H B	B
Н	Н	В	X	х	X	х	X	B	H	В	B
Н	Н	H	В	X	x	х	х			H	й
Н	H	Н	Н	В	х	х	X	B	В		
Н	Н	Н	Н	H	В	X	X	B	В	H	В
H	Н	Н	Н	H	Н	В	X	B	В.	3.	H
Ĥ	H	Ĥ	H	Н	Н	Н	В	B	В	<b>B</b> :	
H	Ĥ	H	H	Ĥ	H	H	H	H	Н	H	Н

можно подать на младший вход D0 последующего шифратора и тем самым увелнчить число входов. Шифратор K500 UB165 потребляет ток витания 131 мA, время  $t_{3 D, D, CP}$  для снгиалов от входа D до выхода Q составляет 2...7 ис, время  $t_8 = 6$  ис.

Микросхема К500ИВ160 (рис. 3.28) предназначена для проверки на четвость 12-разрядного кода. На кристалле расположено девять элементов исключающее ИЛИ. Если на четном числе входов из группы D0—




Рвс. 3.27. Шифратор К500ИВ165:

принципнальная схема: б — цоколевка

D11 присутствуют напряження высокого уровня (единица), на выходе схемы Q появится напряжение низкого уровня (см. табл. 3.17). При нечетном числе входных единиц на выходе Q появляется напряжение высокого уровня.

Чтобы схема могла проверять на четность слова, длина которых мевее 12 бит, на неиспользуемые входы следует подать низкие логические уровни (либо оставить эти входы неприсоединенными). Проверка 12-битового слова проводится за 4 нс. Если необходимо проверять болсе длиниые слова, следует объединить соответствующее количество корпусов К500ИВ160 с помощью дополиительных элементов нсключающее ИЛИ. На рис. 3.28, в показана 48-битовая схема проверки кода на четность.






Рис. 3.28. Схема проверки четности кода K500ИВ160: a — структура: 6 — цоколевка:  $\theta$  — устройство проверки 48-разрядного кода

Таблица 3.17. Состояння схемы проверки на четность K500 W B160

Схема высоких уровней на входах 100—D11	Выход Q
Четная ΣΕ	H
Нечетная Σ0	B


Таблица 3.18. Выбор режима работы для K500ИM180


Входы	выбора	ο
SA	SB	Режим
B B H H	В Н В Н	$\begin{array}{c} A + B + C_{HX} \\ C_{HX} + A - B \\ C_{RX} + B - A \\ C_{HX} - A - B \end{array}$

Микросхема К500ИМ180 (рнс. 3.29) содержит два быстродействующих двухразрядных сумматора-вычитателя. Функциональная схема одного из них показана на рис. 3.29, в. Входы выбора SA и SB общие, они служат для раздельного суммирования операндов —В, —А или вместе —А—В. Подав на эти входы логические уровин согласно табл. 3.18, можем установить один из трех режимов работы: суммирования слов А, В с приемом входного переноса Свх, вычитания одного операнда (В или А), а также вычитания обоих операндов.

Каждый операнд состонт из двух разрядов A1, A2 и B1, B2. Каждая поразрядная схема суммирования-вычитания имеет выходы суммы

S и S, а также выход разряда переноса Свых.








Рис. 3.29. Сумматор-вычит тель K500ИM180:

a -структура; b -цоколевка; b -схема

Скорость выполнения операций велика, поскольку среднее врем задержки распространения от входов операндов до выхода переноса суммы равно 4,5 ис. Время задержки от входа переноса до выхода переноса составляет 2,2 ис. Микросхема потребляет ток 86 мА.

Для схемы (рис. 3.29, в) прв положительной логике выполняются уравнения:

$$S = \overline{C}_{BX}(\overline{A}' B' + A' \overline{B}') + C_{BX}(A' B' + \overline{A}' \overline{B}'), \qquad (3.6)$$

$$C_{BMX} = C_{BX} A' + C_{BX} B' + A' B',$$
 (3.7)

$$A' = \overline{A \oplus SA}, \quad B' = \overline{B \oplus SB}.$$
 (3.8)

Состояния логических уровней, возможные в схеме (рис. 3 29, в),


сведены в табл. 3.19.

Микросхема K500ИП181 (рис. 3.30) — арифметическо-логическое устройство, по принципу действня аналогичное соответствующим микросхемам ТТЛ и КМОП (т.е. K155ИПЗ — рис. 1.130 и K564ИПЗ — рис. 2.71). Данное АЛУ выполияет 16 арифметических операций с двуми четырехразрядными словами-операндами АО—АЗ и ВО—ВЗ, а также может служить генератором 16 логических функций от этих операндом Корпус микросхемы имеет 24 вывода. Символами SO—SЗ обозначень входы выбора логической или арифметической функции, которую долж по выполнять АЛУ. Чтобы АЛУ выполияло арифметические операция на вход М надо подать напряжение низкого уровня. В этом случае разрешаются внутрениие пульсирующие переносы. На вывод Сп. (вход сигнала быстрого переноса) также следует подать низкий уровень.

Если на вход М подано напряжение высокого уровня, АЛУ генери-

рует логические функции. Сводка режимов работы АЛУ К500ИП181 приведена в табл. 3.20. Генерируемые двоичные слова выделяются на выводах F0—F3.

Арифметическо-логическое устройство имеет выход сигнала быстрого переноса Сина, а также вспомогательные выводы Gg и Pg — выходы






Рис. 3.30. Арифметико-логическое устройство K500ИП181: a – схема; 6 – цоколевка (входы выбора S0–14, s1–17, S2–15. S3–13)

Таблица 3.19. Состояния в схеме (рис. 3.29,  $\theta$ ) для сумматора из михросхемы K500ИМ180

			Вход			J	Вихо	д
Режич	SA	SB	А	В	Cax	s	š	Свых
Суммирование (А+В+Сах)	8 <b>3</b> 8 8 8 8 8 8	B B B B B B	H H H B B B	Н В В Н В В	H B H B H B	H B B H B H B	B H B H B H	H H B B B B
Вычитание (С <sub>вх</sub> +А—В)	B B B B B B	H H H H H H	H H H B B B	H H B H H B B	H B H B H B	B H H B H B H	H B B H B H	H B H B B H B
Вычитацие (С <sub>вх</sub> +В—А)	H H H H H H	B B B B B	H H H B B	Н В В Н Н В	Н В Н В Н В	B H H B H B B	H B B H B H H	H B B H H H
Вычитание суммы (С <sub>вх</sub> —В—А)	H H H H H	H H H H H H	Н Н Н В В В	Н В В Н Н В	Н В Н В Н В	H B B H B H B B	B H B H B B	B B H B H H

генерации переноса и группового распространения переноса. Даниые выходы требуются для схем АЛУ, работающих с более длинными словами.

Значения времени  $t_{3\pi,p,cp}$  при выполиении большинства функций иаходятся в пределах 2...7 ис. Наибольшее время задержки слова F (от 3 до 10 ис) наблюдается при смене комаид управления по входам S0—S3 и М. Арнфметическо-логическое устройство потребляет ток питания 145 мА при  $U_{u,n3} = -5,2$  В.

Таблица 3.20. Логические функции и арифметические операции АЛУ К500ИП181


	Вход в	ыбора		Логические Функции	Арифметические операции $(M = H, C_{n} = H)$				
<b>S</b> 3	S2 51 50 H			(M = B)					
Н	Н	Н	Н	Ā	A				
Н	Н	Н	В	$\bar{A} + \bar{B}$	$A + (A\bar{B})$				
Н	Н	В	Н	$\bar{A} + B$	A + (AB)				
Н	Н	В	В	1 1	A + A				
Н	В	Н	Н	ĀB	(A + B) + 0				
Н	В	Н	В	Ē	$(A + B) + (A\overline{B})$				
Н	В	В	Н	AB + AB	A + B				
Н	В	В	В	$A + \overline{B}$	A + (A + B)				
В	Н	Н	Н	ĀΒ	$(A + \bar{B}) + 0$				
В	Н	Н	В	$A\bar{B} + \bar{A}B$	A-B-1				
В	Н	В	Н	В	$(A + \overline{B} + AB)$				
В	Н	В	В	A + B	$A + (A + \overline{B})$				
В	В	Н	н	0	-1				
В	В	н	В	AB	$(A\overline{B}) - 1$				
В	В	В	Н	AB	AB — 1				
В	В	В	В	A	A — 1				

Микросхема К500ИП179 (рнс. 3.31) — это схема ускоренного переноса, которая позволяет объединить сумматоры К500ИМ180 или АЛУ К500ИП181 в структуры более высокого порядка. На рис. 3.31, в дается схема организации переносов в 32-разрядиом арифметическо-логическом блоке, который построен с помощью двух СУП. Таким образом, здесь показано соединение двух 16-разрядных АЛУ. Перенос высшего поряд-позволяет сократить время суммирования 32-разрядных слов до 18 нс.

Микросхема K500PE149 (рнс. 4.32) — постоянное запоминающее устройство однократного программирования. Основа ПЗУ — матрица ячеек однократного программирования с организацией 32×32=1024 бита. При считывании на четырех выходах ПЗУ Q0—Q1 появляется параллельное слово — байт на 4 бита.

Как при программировании (т. е. при записи единицы в ячейку), так и при считывании данных, записанных в ПЗУ, используются восемь адресных входов АО—А7. Входы АО—А4 связаны с матрицей через внутарений дешифратор, имеющий 32 выходных провода. По линиям адресации дешифратор, имеющий 32 выходных провода. По линиям адресации А5—А7 переключаются состояния сразу четырех мультиплексоров МИХО—МИХЗ и после выходных буферных каскадов, которые могут работать на нагрузку 50 Ом, появляется считываемый байт. Выходные буферные каскады имеют вход выбора кристалла СS. Он необходим

три коиструнровании ПЗУ большой емкости из нескольких K500PE149. Тогда требуемая часть блока памяти (кристалл, точнее микросхема) выбирается напряжением инзкого уровня на его входе СS. На рис. 3.33,  $\alpha$  показаи выходной сигнал  $Q_n$ , выбранный импульсом адресации  $A_n$ . На рис. 3.33,  $\delta$  приведена аналогичиая днаграмма выбора выхода  $Q_n$  по входу  $\overline{\text{CS}}$ .






Рис. 3.31. Схема ускоренного переноса СУП К500ИП179: a — структура; b — цоколевка; b — присоединение СУП к АЛУ

В цифровых системах на основе этих ПЗУ строятся схемы управления-контроллеры, узлы хранения микропрограмм и алгоритмов. В ПЗУ удобио записывать стандартные коды и последовательности, а также вифровые эквиваленты сложных стандартных аналоговых сигналов (навример, телевизнонных). Микросхема К500РЕ149 имеет максимальное время доступа к данным 20 ис при удельной мощности потребления 0,66 мВт/бят. По каждому адресу входное сопротивление составляет 50 кОм и определяется сопротивлением утечки.

На рис. 3.34, а дана упрощенная эквивалентная структура запоми-




Рис. 3.32. Программируемое ПЗУ К500РЕ149:

а — структурная схема; б — цоколевка




Рис. 3.33. Импульсные диаграммы выбора по входам  $A_n$  (a) и  $\overline{\text{CS}}$  (б)

нающей матрицы: 32 провода по горизоитали и четыре группы по восемь проводов по вертикали. Программирование точки пересечения шин нолучается пережиганнем избыточным током инхромовой перемычки между ними (аналогично плавкому предохранителю).

На рис. 3.34, а показано, что кодом А5—А7 все мультиплексоры МUX0—МUX3 выбрали четыре первых провода. Если адресом  $\Lambda 0$ — $\Lambda 4$  выбрать горизонтальный провод 1, то точек перссечения окажется 4. Для того чтобы записать единицу только на перекрестие 1п, в данном ПЗУ через буфер  $Q_n$  при программировании требуется пропустить форсирующий ток программирования  $I_{npp}$  (это третья переменная программирования).

На рис. 3.34, б изображена схема программирования по трем переменным. Если через цепи управления выбора слова и пережигания пере-




Рис. 3.34. Структура программируемой матрицы:

a — эквивалентная схема выбора перемычки пережигания;  $\delta$  — схема протекания

мычки (УВС и ПП) выбрать (т. е. открыть) транзисторы первой строки VT11, VT12, VT13, ..., а с помощью схемы УПП (управление прожиганием перемычки) открыть транзистор VT5 и подать открывающее смещение на транзистор VT4, то через резисторную перемычку первой строки и первой колонки г<sub>п</sub> пойдет ток пережигания перемычки I<sub>пп</sub>.

Когда  $r_{11}$  в схеме рис. 3.34,  $\delta$  присутствует, на выходе буферного элемента VT1, VT2 имеется напряжение низкого логического уровня (база VT1 заземлена через выбраниую адресным кодом перемычу  $r_{11}$ ). Если  $r_{11}$  пережечь, VT1 (эмиттерный повторитель) даст на выходе  $Q_n$  напряжение высокого уровня (единицу), поскольку на базе VT1 окажется высокий потенциал от источника  $U_{n,nK2}$ .

Для программирования микросхема специальных выводов не имеет.

Пережигание выбраниой перемычки произойдет, если на выводы питания  $U_{n.nK1}$  и  $U_{n.nK2}$  и на выход  $Q_n$  будет подана последовательноеть импульсов определенной формы. На рис. 3.35, a показана схема подключения импульсных источников питания. Напряжение программирования, форсирующее  $U_{np\phi}$ , подключается через S1 к выводу  $U_{n.nK1}$ , тем самым создается условие отпирания VT4 (см. рис. 3.34, б). Напряжение проверки  $U_{np\phi}$  необходимо для контроля пережигания перемычки. Если в момент подачи  $U_{np\phi}$  на выходе  $Q_n$  окажется напряжение не высокого, а инзкого уровня, программирование ие состоялось. Таким образом, суммарное напряжение программирования  $U_{np\phi}$  дает мощный импульс тока пережигания перемычки  $I_{nn}$ , форсирующий ток программирования  $I_{np\phi}$  (см. рис. 3.34, б), также обеспечивает проверку пережигания.




Рис. 3.35. Схема подключения импульсных источников питания для программирования (a) и днаграмма импульсов программирования (б)

На рис. 3.35,  $\delta$  показана временная диаграмма импульсов программирования. Исходное состояние ПЗУ — записаны все нули. Для записа 1 подадим код адреса и повысим напряжение на выводе питания  $U_{\mu,n,k,1}$ 

до уровня  $U_{\rm пp} = 6.4 \pm 0.4$  В (см. второй график рис. 3.35, б). По истечении защитного интервала времени t<sub>3</sub> подадим через делитель напражение  $U_{nf,\Phi} = U_{np} + U_{npB}^1 = 6.4 + 5.6 = 12(\pm 0.5)$  В на адресный вход  $A_n$ (по которому требуется записать 1). Напряжение  $U_{up\Phi}$  должно иметь пологий нарастающий фронт 10.1=0,1...1 мкс; длительность импульса программирования і пр должно быть 100...125 мкс. Сила тока в импульсе программирования I<sub>пр</sub>=150±25 мА. Одним таким импульсом програм. мируется по выбранному адресу один бит. Для программирования др., гих таких точек пересечения проводов матрицы (пусть - трех), расположенных по этому адресу (см. рнс. 3.35, а), следует подать три импульса (ИО-И2) напряження программирования Uпрф. Для проверки программирования по заданному адресу необходимо уменьшить напряжение на выводах  $U_{n.nK1}$  и  $U_{n.nK2}$  до уровия  $U_{nnB}^1 = 5.6 \pm 0.1$  В (высокий уровень проверяющего напряжения). На всех запрограммированных выходах Q0-Q3 должны быть напряжения высокого уровня. Достаточно время проверки  $t_{nps} = 1$  мкс.

Затем следует сменить адрес (A1) и провести программирование очередной области памяти по вышеизложенной последовательности. По окоичании программирования всей микросхемы следует проверить его результаты, подав на выволы  $U_{\text{н.nK1}}$  и  $U_{\text{н.nK2}}$  пониженное проверяющее иапряжение  $U_{\text{прв}}^0=4.8\pm0.1$  В. На входы A0—A7 следует подать циклическую последовательность адресов. Адресиые выходиые логические напряжения  $A_{\text{п}}$  для схемы рис. 3.35, a должиы находиться на уровиях ( $U_{\text{прв}}+0.8$  В) и ( $U_{\text{прв}}=0.5$  В)  $\pm0.3$  В. Форсирующий ток программирования  $I_{\text{прф}}=2...3$  мА при  $U_{\text{прф}}=6.4\pm0.4$  В.

Выходное иапряжение порога сигнала для запрограммированного ПЗУ составляет  $U_{\text{и.п.к.}}$  —1,3 В. Микросхема K500PE149 потребляет ток питания  $I_{\text{пот}} = 150 \text{ мA}$ .

### 3.5. ҚОМБИНАТОРНЫЕ МИҚРОСХЕМЫ СЕРИИ Қ1500

Субнаносекундные цифровые микросхемы серии К1500 отличаются большой мощностью потребления  $P_{\text{пот}} = 250...750$  мВт. Такие микросхемы размещаются поэтому в корпусах, имеющих не только большое число выводов, но и способных отводить от кристалла мощности на уровне 1 Вт. Коиструктивных исполнений таких малогабаритных корпусов, как правило, несколько. Например, для микросхем серин МЕСL 100 000 приняты два корпуса: пластмассовый DIP (два ряда выводов) и плоский керамический SLIM (планарное расположение выводов). На рис. 3.36 показано взаимное соответствие иумерации выводов для таких корпусов. Следует отметить, что все временные параметры микросхемы в корпусе SLIM лучше примерио иа 0,2 нс. Нумерация выводов для микросхем серии К1500, размещениых в керамическом корпусе с планарно расположенными выводами (шаг 1,25 мм), соответствует корпусу (рис. 3.36, а).

В дальнейших параграфах на функциональных схемах дана нумерация выводов для микросхем в корпусе (рис. 3.36, а). Поскольку в обоих корпусах располагаются одинаковые полупроводниковые кристаллы, нетрудно при необходимости по рис. 3.36, в установить взаниное соответствие иумерации выводов двух вариантов упаковки ЭСЛ (номера выводов корпуса SLIM даны в скобках). Микросхемы серий К500 и К1500 с одинаковыми названиями имеют принципиально различиые структуриые схемы (в отличие от микросхем ТТЛ и КМОП).




Рис. 3.36. Корпуса серии MECL100k:

a- пластмассовый D1P;  $\delta-$  плоский SLIM;  $\theta-$  взаимное соответствие иумерации выводов этих корпусов (в скобках — для плоского корпуса)

Микросхема К1500ЛМ102 (рис. 3.37, a) содержит пять элементов ИЛИ/ИЛИ. Каждый элемент имеет два входа A, B и два выхода Q,  $\overline{Q}$ . Кроме того, все пять элементов имеют общий вывод разрешения по входу EI. Логические состояния входов и выходов этой микросхемы сведены в табл. 3.21. Средняя потребляемая корпусом мощиость—248 мВт, ток нотребления  $I_{not}$  находится в пределах 38...80 мА, наибольшее время задержки (от входа EI до выхода Q) не превышает 1,95 нс. Время  $t_{sa,p,cp}$  для остальных сигиалов не более 0,95 ис.


Микросхема К1500ЛП107 (рис. 3.37, б) состоит из пяти двухвходовых элементов исключающее ИЛИ. Каждый элемент имеет три внешних выхода: Q и Q и впутренний, сигиал с которого А⊕В поступает на пятивходовый элемент ИЛИ. Выход его Q6 дает сигнал сравнения. В табл. 3.22 показана сводка данных для операции исключающее ИЛИ

А⊕В в каждом из пяти каналов. Видио, что на выходе Q сигиал имеет низкий уровень, если A=B (оба уровия напряжения низкие Н или высокие В). Во второй части табл. 3.22 показаны также логические состояния на выходе ИЛИ. На выходе Q6 уровень низкий будет только в случае, ссли все входные сигиалы равны (A1=B1, A2=B2,..., A5=B5).

Средняя потребляемая Қ1500ЛП107 мощность составляет 280 мВт, ток потребления Івот находится в пределах 46...96 мА, среднее время задержки распространения равно 0,95 нс, однако сигнал на выходе Q6 может появиться с задержкой 1,25...2,75 нс.

Таблица 3.21. Состояння одного канала из микросхемы К1500ЛМ102

	Вход		Вы	хс∙д
Α	В	El	Q	Q
x x B H	x B x H	B x x H	B B B	H H H B



Рнс. 3.37. Варнанты микросхем ИЛИ из серии К1500: а — микросхема ИЛИ/ИЛИ ЛМ102; 6 — микросхема исключающее ИЛИ ЛП107; в — микросхема ИЛИ с разветвлением ЛП112; г — днфференциальный приемник сигиалов с линии ЛП114

Ã3 <u>21</u>

A2 22

Ā2 23

A1 24

2)

Таблица 3.22(а). Операция исключающее ИЛИ в микросхеме К1500ЛП107

Выход

Q B H

Вход

H H

H B

B H

B B

В

в микросхеме К1500ЛП107 Выходы исключающее ИЛИ Выход (หวัห) A5 ⊕ B5 A4 ⊕ B4 A3 ⊕ B3 A2 ⊕ B2 A1 ⊕ B1 Н H Н Н Н В х В В х В X В В Х В В

Табл. 3.22(б). Состояния на выходе ИЛИ

Таблица 3.23, Состояния в микросхеме К1500ЛП112

Ĥ

В

B H

H B

Вход Выход ō Q A Ei В В Н В В Н X Н В Н Н

Таблица 3.24. Состояння инверторов в микросхеме К1500ЛП114

Вход		Вь	Ιλοд			
Ā	Ā A					
В Н U <sub>оп</sub> U <sub>оп</sub>	U <sub>on</sub> U <sub>on</sub> B H	B H H B	H B B H			
Разомк <b>и</b> уть	i	В	н			
U <sub>n.n.K</sub>	U <sub>н.п K</sub>	В	н			

Микросхема К1500ЛП112 (рис. 3.37, в) содержит четыре элемента ИЛИ, имеющих разветвленные выходы. Все элементы снабжены общим входом разрешения ЕІ. В табл. 3.23 перечислены логические состояния для данной микросхемы. При среднем времени  $1_{3x,p}=1$  нс ЛП112 потребляет мощиость 310 мВт (пределы тока потребления 51...106 мА). Уровень и разброс пороговых потенциалов по всем выходам составляет —0,95 В±5 мВ. Входиой ток высокого уровия по входам А имсет повышениюе значение  $1_{Bx}^1=350$  мкА.

Микросхема К1500ЛП114 (рис. 3.37, г) — пятиканальный диффереициальный приемник сигналов с линин. Каждый элемент здесь имеет диффереициальные входы A и A и двухтактные выходы Q и Q. На выводе 19 присутствует внутреннее опорное напряжение Uon. Если его подать на один из входов (А или A), выходные сигналы Q и Q дифференциального приемника будут соответствовать обычному одновходовому элементу серин К1500.

В табл. 3.24 перечислены логические состояния инверторов в микросхеме К1500ЛП114. Если канал принимает сигнал с линии, то для входного напряжения — 0,15  $B < U_{\rm BX} < 0$  В на выходах имеется неопре-

A4

04

Q4 = 23

Q4 24

деленное состояние. Если  $U_{\text{вz}}>0$ , на выходе Q уровень низкий, на  $\overline{Q}$ —высокий. Логические уровии переключаются, если окажется  $U_{\text{вz}}<<(-0.15~\text{B})$ .

Заметим, что если на оба входа подано одниаковое синфазисе напряжение  $U_{\text{н.л.K}}$  либо оба входа оставлены разомкиутыми, состоя-

ине выходов однозначное (Q=H,  $\overline{Q}=B$ ).

Средняя потребляемая мощность составляет 390 мВт, ток потреблення  $I_{\text{пот}}$  меняется в пределах 51...110 мА. Типовое среднее время задержки распространения для каждого канала составляет 1,4 ис. Выход  $U_{\text{оп}}$  дает опориое напряжение —1,32 В  $\pm 6$  мВ при токе 0...475 мкА. Типовое значение дифференциального входного сигнала — 150 мВ.

Средн микросхем серии К1500 имеется несколько комбинирован-

ных элементов ИЛИ-И.

Микросхема К1500ЛК117 (рис. 3.38, a) — трехканальная. Функциональная схема канала (рис. 3.38, b) имеет две пары входов ИЛИ (A, B и C, D), а также прямой вход И (вывод E) и выходы Q и  $\overline{Q}$ . Состояния для этого канала (рис. 3.38, b) сведены в табл. 3.25. Микросхема потребляет ток в пределах 37...79 мА, типовые значения: времени за-

Таблица 3.25. Состояния в канале ИЛИ—И микросхемы К1500ЛК117

		Вход			Вы	ход
E	D	С	В	Α	Q	Q
H x	x H	x H	x x	x x	ВВ	H
х В	x B	X X	H B	H x B	B H	H B
B B	x B	B x	X X	B B	H H	B B
В	x	В	В	x	Н	В

Таблица 3.27. Состояния в микросхеме K1500BA123

	Вход				
Разреше	ення	Дан- ных	Bexog Q1, Q2		
Общий. ЕІ	ИЛИ, EH12	AI, A2	Выход		
x H B	x H x B	H B B B	H H B		

Таблица 3.26. Состояния для входов и выходов микросхемы К1500ЛК118

								Ho	мер	HXOX	(a								Вь	ĮΧO
10	11	12	13	14	15	16	17	19	20	21	22	23	24	1	2	3	4	5	جَ (8)	9
H X X X	H x x x x	H x x x x	H x x x x	H x x x x	X H X X	X H X X	X H X X	X H X X	x X H x	x x x x H	x x x x	8 8 8 8 8	H H H H H							
						Лю	бые	ков	абиі	ғаци	н уј	оовн	ieñ l	Нн	В				Н	В




Рис. 3.38. Варианты микросхем И/ИЛИ из серин К1500:

a — трехканальная ЛК117;  $\delta$  — функциональная схема одного канала ЛК117; s — ЛК118;  $\epsilon$ ,  $\delta$  — функциональная схема и цоколевка для ВА123;  $\epsilon$  — с буферными элементами ИП122

держки 0,85 ис, мощности потребления 245 мВт (время задержки от входа ИЛИ до выхода может составлять 1...2,3 ис).

Микросхема K1500ЛK118 (рис. 3.38, в) имеет девятнадцать входов ИЛИ (группы: 5+4+4+4+2). В табл. 3.26 показано, что одновременное присутствие иапряжения иизкого уровня на любой из групп входов ИЛИ вызывает одинаковое состояние выходов Q=H, Q=B. Типовые значения мощности потребления 200 мВт, времени задержки распространения 1.15 ис. Ток потребления 32...65 мА.


Микросхема K1500BA123 (рнс. 3.38, г—д) содержит шесть каналов И (от входов A1—A6 до выходов Q1—Q6). Для входных сигналов имеется общий вход разрешения EI, а также три входа разрешения

ЕП2, ЕП34, ЕП56 для пар входов И. Входы разрешения реализуют функцию ИЛИ. Микросхема К1500ВА123 — это усилитель сигналов для линин передачи с нагрузочной способностью 25. Для этого усили. теля инзкий уровень выходного напряжения более отрицательный в сравнении с обычными схемами ЭСЛ. Это позволяет выходному эмиттерному повторителю отключаться, если оконечное напряжение питания линии составляет — 2 В±10 %.

Логические состояния микросхемы сведены в табл. 3.27. Типовое значение мощности потребления — 730 мВт, ток потребления может быть от 113 до 235 мА. Если выходной резистор нагрузки 25 Ом присоединси к потенциалу —2.3 В, то низкий логический уровень составляет —2200 мВ. Пределы высокого логического уровия —880...—1025 мВ. если нагрузка 25 Ом присоедниена к потенциалу -2 В. Среднее значение времени t<sub>зд.р.ср</sub> от входа A до выхода Q находится в пределах 1...4.15 ис, аналогичная задержка от входа общего разрешения Е1 до выхода составляет 1,2...4,9 ис.

Микросхема К1500ИП122 содержит девять буферных ЛЭ (рис. 3.38, c). Каждый элемент обеспечивает время  $t_{\rm ap} = 0.5...1.3$  ис. Типовое

значение мощности потребления 340 мВт на корпус.



Рнс. 3.39. Триггерная микросхема К1500ТМ131:

**«** — структура; б — цоколевкв

### 3.6. ТРИГГЕРЫ И РЕГИСТРЫ СЕРИИ К1500

Микросхема К1500ТМ131 (рис. 3.39) содержит три D-триггера со структурой мастер-помощник. Триггеры имеют как раздельные, так и общие входы такта C, сброса R и установки S. На корпус этой микпосхемы приходится средняя потребляемая мощность 430 мВт (пределы тока потребления от 74 до 149 мВ). Максимальная тактовая частота может достигать 400 МГц, пределы времени задержки сигналов от

входов управления до выходов 0,7...1,7 ис. Время установления панных но входу D  $t_a = 0.6$  нс, аналогичное время задержки данных  $t_o = 0.3$  нс. Логические состояния триггеров перечислены в табл. 3 28. Первые четыре строки показывают действие входов сброса R и установки S. В последних четырех строках показано, что данные от входа D принимаются триггером-мастером, когда на обонх тактовых входах триггера (общем С и частном СО...С2) присутствуют низкие уровни. Данные в момент tn+1 поступят на выход триггера-помощника по положительному перепаду импульса на тактовом входе (на одном или на обоих). Если на каком-либо входе S и одновременно на входе R присутствует высокий уровень, выходиой уровень триггера неопреде-

Таблица 3.28. Состояния триггеров в микросхеме К1500ТМ131

		B	жод					
D	С	C0-C3	ŞI	S02S22	Ri	R02-R22	Q <sub>n+1</sub>	$\overline{Q}_{n+1}$
X X X	x x x x	X X X	H H B	H H x B	B x H H	x B H B	Н Н В В	8 B H H
x x x	x _ - x	_ _ B x	Н Н Н	Н Н Н	Н Н Н	Н Н Н	Q <sub>n</sub> Q <sub>n</sub> Q <sub>n</sub>	Q̄n Q̄n Q̄n
B H B H	Н Н	H H 	Н Н Н	Н Н Н Н	Н Н Н	Н Н Н	В Н В Н	Н В Н В

Три средине строки в табл. 3.28 показывают условия сохранения

предыдущего состояния триггера.

Микросхема К1500ИР141 (рис. 3.40) — регистр, состоящий из восьми D-триггеров. Здесь входы выбора SÓ и S1 позволяют выбрать один из четырех режимов работы регистра: загрузка даиных, хранение, сдвиг данных влево или вправо (см. табл. 3.29). Все операции (кроме хранения) происходят по положительному перепаду на тактовом входе С. Регистр имеет два последовательных входа данных SIL и SIR. Первый служит как вход даниых слева (они сдвигаются вправо), второй - для прнема данных справа (сдвиг влево). При напряжениях высокого уровия на входах SO и S1 регистр хранит данные независимо от сигналов на других входах. Для данной микросхемы максимальная тактовая частота сдвига превышает 380 МГц, потребляемая мощность составляет 850 мВт (пределы тока потребления 120., 380 мА).

Мнкросхемы К1500ИР150 и ИР151 содержат по шесть О-тригсеров, имеющих общие входы сброса R (вывод 19). Микросхемы отлича-

ленный.

ются назначением выводов 20 и 21. У К1500ИР150 (рис. 3.41, a) это выводы  $\overline{E}_a$ ,  $\overline{E}_b$  разрешения загрузки от входов D. Разрешение дается напряжением инзкого уровня (см. табл. 3.30) по логике H. Среднее значение потребляемой мощности составляет 450 мВт на корпус (пре-

Таблица 3.29. Режим работы регистра К1500ИР141

Режим	Вход			E	Выход	(t <sub>n+1</sub> )	)		
регистра	S0 S1 C	Q7	Q6	Q5	Q4	Q3	Q2	QI	Qu
Заг рузка	нн_ј-	D <b>7</b>	D6	D5	D4	D3	D2	D1	D0
Сдвиг вправо	H B _ _	SIL	D7	D6	D5	D4	D3	D2	DI
Сдвиг влево	вн_г	D6	D5	D4	D3	D2	DI	D0	SIR
Хранетие	ВВх	ς7	<b>Q</b> 6	Q5	Q4	Q3	Q2	Q1	Q0

2 | 3 | 4 | 5 | 8 | 9 | 10 | 11 |

GO Q1 Q2 Q3 Q4 Q5 Q6 Q7

C | 100 11 11 11 12 13 114 115 116 117 | 50 51 | 514 514 117 | 119 | 20 | 1 | 12 |

17 | 24 | 23 | 22 | 21 | 16 | 15 | 14 | 13 | 19 | 20 | 1 | 12 |

a)

1 2 3 4 5 6 7 8 9 10 11 12 SIL 00 01 02 03 Q4 05 06 07 SIR

U<sub>M D K1</sub> U<sub>M D K2</sub>

DO DI D2 D3 S1 SO \_ C D4 D5 D6 D7

24 23 22 21 20 19 18 17 16 15 14 13

K1500MP141

Рис. 3.40. Регистр К1500ИР141:

структура входов и выходов; б — цоколевка

Таблица 3.30. Состояння триггеров в микросхеме К1500ИР150

	В	ход	Вых	Выход		
D	Ē <sub>a</sub>	E <sub>b</sub>	R	Q	Q	
В	Н	Н	Н	Н	В	
H	Н	Н	Н	В	н	
x	x	В	Н	Без изы	кипэнэк	
x	В	x	Н			
x	x	x	В	В	Н	

Таблица 3.31. Состояния триггеров в микросхеме К1500 ИР151

	Bx	ОД	Выжод		
D	Ca	c <sub>b</sub>	R	ō	Q
В	Н	_[_	Н	н	В
Н	Н	_i-	Н	В	Н
В		Н	H	Н	В
Н	_İ_	Н	Н	В	Н
x	x	В	Н	Без изг	иенения
X	В	x	Н	1	
X	x	х	В	В	Н
X	Н	Н	Н	Без изм	жнеиня




Рис. 3.41. Шестерки D-триггеров:

a — схема К1500ИР150;  $\delta$  — цоколевка этой микросхемы;  $s.\ z$  — схема и цоколевка К1500ИР151

делы тока потребления 79...159 мA), типовое время задержки — 0,9 нс. Время задержки от входа сброса R имеет пределы 1,15...2,5 ис.

Для К1500ИР151 (рис. 3.41, в) выводы 20 и 21 → это входы тактового импульса Са и Сь (логика ИЛИ). Действие положительного тактового перепада, подаваемого на эти входы, отображено в табл. 3.31. Сброс триггеров проводится навряжением высокого уровня, подаваемым на вход R. Тактовая частота переключения триггеров может составить 400 МГц. Мощиость потребления равна 630 мВт.

### 3.7. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ СЕРИИ Қ1500

Среди микросхем серни К1500 имеется несколько сверхско-

ростиых вычислительных узлов.

Микросхема К1500ИП156 (рнс. 3.42) — устройство (селектор) взаимиого масочного объединення двух четырехразрядных слов АО—АЗ и ВО—ВЗ. Селектор имеет четыре выхода-защелки QО—QЗ. Даниые на выходах защелкиваются, если на вывод разрешения по выходу ЕО подается высокий уровень (последияя строка табл. 3.32).




Рис. 3.42. Селектор взаимного масочного объединения К1500ИП156: a — цоколевка;  $\delta$  — структура входов н выходов

Входы АМО и АМ1 используются для «внедрения» определенных разрядов из слова АО—АЗ в слово ВО—ВЗ. Аналогичные входы ВМО и ВМ1 позволяют сделать противоположиую операцию (разряд В<sub>п</sub> вмссто А<sub>п</sub>). В табл. 3.32 эти операции отображены в строках от четвертой до однинадцатой. Здесь также присутствуют два адресных кода АSO, AS1 и BSO, BS1, необходимых для фиксации мест внедряемых разрядов. Четыре комбинации высоких и низких уровией, поданных по адресам ASO, AS1, позволяют внедрить «слева» в слово ВО—ВЗ один, два или три разряда из слова АО—АЗ (см. строки от четвертой до седьмой в табл. 3.32).

Аналогичио можно внедрить разряды ВО, В1 и В2 в слово АО—АЗ, если воспользоваться адресными входами ВЅО и ВЅ1 (строки от восьмой до одиннадцатой). В табл. 3.32 выделен также режим трансляцни слова ВО—ВЗ иа выходы QО—QЗ. Для такого случая требуется, чтобы код по адресам ВЅО, ВЅ1 был бы больше (или равеи) коду по адресам АЅО, АЅ1.

Селектор масочного объединения К1500ИП156 потребляет средиюю мощность  $P_{\text{пот}}$ =690 мВт (ток потребления имеет пределы 80...200 мА). Типовое значение времени  $t_{32,p,cp}$ =1,2 нс.

Микросхема К1500ИП160 (рис. 3.43) позволяет организовать провсрку четности (или исчетности) суммы высоких логических уровней двух независимых девятиразрядных слов A,A0—A7 и B,B0—B7. По

Таблица 3.32. Состояния	m	жеме в	Занмно	схеме взаимного масочного объединения	ОЧНОГО	06ъед	цииеии	8 K15	К1500ИП158	158		
				В	В: од						Ber	Выход
Режимы	BMI	BM0	AM1	AMO	BSI	BSu	ASI	ASO	3	0 <b>3</b>	ī,	75
Проходит ВО-ВЗ	×	×	ß	В	×	×	×	×	 I:	80 80	<u> </u>	B2
Проходит АО—А3	nΞ	×I	×I	×I	××	××	××	××	ĘI	A P	A B	85 V
Висдряются разряды Ав	ΞI	ΙI	II	mm	××	××	ΞI	Ξœ	ΞI	B0	20 60	B2 R3
	II:	Ξ:	:II	1 CD C	: × :	· × ×	. <b>m</b> a	ΞŒ	II	¥0	A-	85 85 85
Внедряются разряды Ви	: II	<u>_</u>	EZ:	a II	×I)	×Ια	2 × :	2 × :	EX.	<b>A</b> 0	₹₹	<b>A A A</b>
B CAOBO AU-AS	EXI	000	: <b>::</b> :::	CX:	<u>د</u> ه د	oΣc	× × :	K	; II :	2000	<del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del> <del>-</del>	AZ V
Одновременное взаимное	CI:	മമ	cz:	C 20 (	nI:	nI:	×II	×a:	EI:	99.	<u>.</u> .	85 85 85
внедрение	ΓI	<b>2</b> 22	ΓI	മമ	ΓI	エエ	ъщ	ĽΩ	ÇΙ	<b>A</b> 0	A A	8 8 8
	ΣI	መ ជ	II	മ്മ	ΤI	co c	മ	ΞŒ	II	88	A A	A2
	: <b>:</b> ::	m	: <b>:</b> :	аща	: m	ıπα	о С	മ	:I:	888	B.	¥25
на выходах слово в — ВЗ	CΙ	മമ	ĽΙ	മ	മമ	മമ	മമ	nΙ	CI	200	<u> </u>	85 85 85
	ΞŦ	<b>co</b> cc	II	മമ	മമ	മമ	ΙI	mΙ	ΙI	280	<u> </u>	82 22 23
•	X.	200	===	മ	<u> </u>	Œ	:m	Ξc	I	888	<u> </u>	1228
	==:	2001	CT:	ΔM	മ	C II (	EX:	9 II :	CI:	BO	<u> </u>	223
	II:	മമ	IX:	മമ	II:	മമ	TT:	m¥:	II:	222	<u> </u>	888
😴 Защелкивание	<b>.</b> ×	× ۵	5 ×	۵×	C ×	C ×	C ×	۲×	<u> </u>	38	<u>5</u>	75 70 70




Рис. 3.43. Схема проверки на четность К1500ИП160 Рис. 3.44. Сверхскоростиые мультнилексоры:  $a - K1500K\Pi 163$ ;  $6 - K1500K\Pi 164$ 

Таблица 3.33. Состояння выходов микросхемы К1500ИП160 при проверке слов  $A_n$  и  $B_n$  на четность

Сумма в	Выходы		
Входы А, А0А7	Входы В, В0—В7	Qa	Ų <sub>b</sub>
Нечетная Σ0 Четная ΣЕ	=	H B	=
	Нечетная Σ0 Четная ΣЕ	-	H B

входам А и В схема имеет малое время задержки 0,6...1,4 ис, поэтому эти входы используются для иаращивания устройства проверки четности до шестнадиати или большего количества бит.

Сигиалы четности (нечетности) выделяются на выходах  $Q_a$  и  $Q_b$  согласно данным табл. 3.33. Если два цифровых слова поразрядно равны: A0=B0, A1=B1...A7=B7, то на выходе  $\overline{C}$  появляется инзкий уровень, свидетельствующий о равенстве слов A и B. При любых других

сочетаннях кодов на входах  $A_n$  н  $B_n$  на выходе  $\overline{C}$  появится напряжение высокого уровня. Микросхема K1500ИП160 потребляет мошность 400 мВг, ток питання находится в пределах от 57 до 115 мА. Сигнал на выходе  $\overline{C}$  появляется через интервал времени 1,2...2,9 ис.

Микросхемы К1500КП163 в К1500КП164 (рис. 3.44) представляют в серин К1500 сверхбыстродействующие мультиплексоры. Первая из них (рис. 3.44, а) — двойная, восьмиразрядная, вторая (рис. 3.44, б) — шестнадцатиразрядная. У схемы К1500КТ163 только три адресных входа S0—S2 (см. табл. 3.34), поэтому выбранный код адреса в каждом мультиплексоре подключает выход Qa и Qb к одиоименным разрядам слов А и В. Потребление тока питания находится в пределах 76...153 мА, наибольшее время tэдрор иаблюдается для адресных входов (1,4...2,6 ис). Задержка от входов сигиалов А и В находится в пределах 0,8...1,7 ис. Микросхема КП164 потребляет мощность 325 мВт.

Таблица 3.34. Состояния для мультиплексора К1500КП163

Bx	од ад	peca_	_		В	од дани	ux (A. E	3)			Выход
S2	S!	S)	A0, E	30 AI, BI	A2, B2	A3. B3	A4, B4	A5. B5	A6, B6	A7, B7	Qa. Qb
н	Н	Н	x	x	x	x	x	x	x	н	11
Н	Н	Н	x	X	x	x	X	x	х	В	В
H	Н	В	X	X	х	X	X	x	H	х	Н
Н	Н	В	x	X	x	Х.	X	x	В	х	В
H	В	Н	x	X	X	x	x	Н	x	х	Н
Н	В	Н	x	X	х	х	x	В	x	х	В
Н	В	В	x	х	X	X	H	x	х	x	Н
H	В	В	x	X	X	x	В	x	х	х	В
В	Н	Н	) x	X	X	Н	x	X	x	х	Н
В	Н	H	x	X	X	В	X	X	X	х	В
В	Н	В	x	x	Η.	x	x	x	х	х	·H
В	H	В	x	X	В	X	x	X	X	x [	В
В	В	Н	X	H	X	X	x	X	X	x	Н
В	В	H	x	В	X	x	х	x	x	x	В
В	В	В	H	X	х	X	X	x	х	х	Н
В	В	В	В	X	x	x	x	x	x	x [	В
В	В	В	В	X	X	X	х	x	x	X	В

Таблица 3.35. Состояния для мультиплексора К1500КП164

	Входы	адреса	1	Выход	Входы адреса				Выход	
<b>S3</b>	<b>S</b> 2	S1	<b>S</b> 0	Q	<b>S</b> 3	S2	• SI	<b>S</b> 0	Ų	
H H H H H H	H H H B B B	H H B H H B B	H B H B H B	D0 D1 D2 D3 D4 D5 D6 D7	B B B B B B	H H H B B B	H B B H H B	н в н в н в н в	D8 D9 D10 D11 D12 D13 D14 D15	

Таблица П1, Мнемонические обозначения на функциональных схемах и в таблицах состояний

Обозначение	Исходное назван е	Значение, расшифровка
A0 — A3	Operand A	Слово, байт, операнд А для четырехразрядного арифметического устройства
A=B	Parity	(АЛУ) Выход равенства операндов А и В в АЛУ
A < B, $A > B$		Выходы неравенства операндов А и В в АЛУ
ALU	Arifhmetic logic unit	Арифметическо-логическое уст
A/S	Asynchro/Synchro	ройство, АЛУ Вход переключения асинхрон
B0 — B3	Operand B	ного и снихронного режимов Слово, байт, операнд В (для четырехразрядного АЛУ)
B/D, 2/10	Binary/Decimal	Вход переключения счета дво- ичного (В) на десятичный (D)
C C <sub>D</sub>	Clock input	Вход тактовых импульсов
$C^{D}$	Count down	Вход тактовых импульсов для уменьшения счета
CE	Clock enable	Вход разрешения тактовым имприльсам
CEP	Count enable parallel	Вход параллельного паращивания числа разрядов счетчика
CET	Count enable trickle	«Трюковый» вход разрешения счета, необходимый при нара- щиванни разрядности счетчиков
CLR	Clear	Вход сброса, очистки счетчика
C <sub>BX</sub> , C <sub>in</sub>	Carry in	Вход для разряда переноса
C <sub>n</sub>	Carry in	Вход переноса в сумматор
$C_{n+1}$ , $C_{n+4}$	Carry out	Выходы переноса: от сумматора $(C_{n+1})$ , от четырехразрядного АЛУ $(C_{n+4})$
$C_{n+x}$ , $C_{n+y}$ , $C_{n+z}$	Carry outputs	Выходы вспомогательных сигналов переноса от узла ускоренного переноса для АЛУ
CPU	Central processor	ЦПУ — центральное процес- сорное (обрабатывающее) уст-
	unit	ройство
С <sub>вых</sub> , C <sub>out</sub>	Carry out	Выход старшего разряда для переноса
cs	Chip select	Выбор кристалла; доступ к од- ной из микросхем, входящих в устройство

	l	прооблжение табл. ПТ
Обозначение	Исходное назаание	Значение, расшифровка
C <sub>U</sub>	Count up	Вход тактовых импульсов для
CRU	Carry lock ahead	увеличения счета Схема ускоренного переноса
Cito	unit	(СУП)
D	D-flip-flop	<b>D</b> -триггер
D	Data input	Вход данных триггера, счетчи-
$D0 - D3 - D_n$	Parallel inputs	Входы параллельной загрузки данных в счетчики, регистры
DEMUX	Demultiplexer	Демультиплексор
DSI	Data serial input	Вход последовательных данных
DS	Data select	Вход выбора данных
DL, DR	Data left, data right	Входы для последовательной
	]	загрузки данных слева и спра-
DSL, DSR	Data shift left, data	ва (в регистр) Входы для сдвига данных вле-
DSE, DSK	shift right	во, вправо
DS0 — DS7	Data serial inputs	Входы данных последователь-
	Tata destar impare	ные (разряды 07)
E	Enable	Вход для сигнала разрешения
EC	Enable count	Вход разрешения счета
EE	Enable even	Вход разрешення, четный
El	Enable input	Вывод микросхемы, по которо-
		му дается разрешение приему
•	1	входных данных (разрешение
	1	входу); вывод стробирования входа
EIO	Enable input/output	Вывод для одновременного раз-
	Enable impat/output	решения как по входу, так и по выходу
E0	Enable output	Вывод разрешения по выходу
F0 — F3	Function outputs	Выходы функции, результата
_		работы АЛУ
G	Carry generation	Вспомогательный сигиал пере-
GS	Group signal	То же, групповой сигиал
H	Histeresys input	Вход управления гистерезном
	Trioter coyo input	логического элемента
I/O	Input/Output	Один провод порта вход/выход
11 116	Inputs 1—16	Входы 16-разрядного слова
JK	JK-flip-flop	ЈК-триггер
JK	JK-inputs	Входы Ј н К управления триг-
LSB	Least significant bit	гером Младший значащий разряд, МЗР
M	Mode control	Вход переключения режимов
	}	«Арнфметика — логика» для

П	родолжение	табл,	ПІ	

Обозначение	Исходное название	Значение. расшифровка
MSB MUX OE PI P	Most significant bit Multiplexer Odd enable Polarity input Carry propagation Parallel enable load	Старший значащий разряд, СЗР Мультнплексор Вход разрешения нечетный Вход полярности Вспомогательный сигнал распространения переноса между АЛУ и СУП Вход разрешения параллельной загрузки
P/S _	Parallel/ser ial	Вход переключення режимов работы: параллельного и последовательного
<b>Q</b> , $\bar{\mathbf{Q}}$	Outputs	Прямой Q н инверсный Q выходы
QCC Preset R	Q-output conversion complete Previous set Reset	Выход завершення преобразовання Предварительная установка Асинхронный сброс данных триггера, счетчика, регистра
RO RA, RB RE RS R <sub>t</sub> , C <sub>t</sub>	Read output Read adresses A and B Read enable RS-flip-flop, RS-latch Timing components	Выход чтения Адреса чтення А и В Вход разрешения чтення RS-триггер, RS-защелка Наименованне выводов для подключения времязадающих элементов
S SE	Set enable	Установка триггера, счетчика, регистра Разрешение предварительной
	Start	параллельной записи в счетчик, установки Вход запуска регистра после-
SI SAR	Succesive approxi-	довательного приближения Регистр последовательного при- ближения РПП
Sir, SIL	Serial input Serial inputs right, SI left	Вход последовательный Входы последовательные спра- ва н слева
SR .	Synchro reset	Вход сброса счетчика, регистра, синхронного с тактовым имприльсом
SUB SUM S0 — S3 — S <sub>n</sub> 20, Σ E 20 — Σ5	Subtractor Summator Select inputs Sum odd, Sum even Sum outputs	Вычитатель Сумматор Входы выбора режниов работы Выходы сумм четности и нечет- ности Выходы суммы
		<u> </u>

Обозначеные	Исходное название	Значение, расшифровка
T	Toggle flip-flop	Триггер, делящий частоту на
TC	Terminal count	два Выход окончания счета
Ť/C	Thrue/complement	Вход переключения кодов:
	l and a straight contains	прямой — дополнительный
TC <sub>D</sub>	Terminal count down	То же, на уменьшение счета
$TC_{U}^{-}$	Terminal count up	То же, на увеличение счета
U <sub>u.n K</sub>		Напряжение коллекторного пи-
U <sub>н.п.Э</sub>		Напряжение эмиттерного пита-
	Up/Down	ня
U/D		Вход управления реверсивным счетчиком: больше/меньше
W WA, WB	Wright input Wright adresses A, B	Вход записи в память
WE, WE	Wright enable	Адреса записи в память А и В Вход разрешения записи
ž	Z-state	<b>Z-состояние</b> для логического
	ł	элемента с тремя состояниями.
	10.	разрыв цени выхода
Y	Ou•put   Высский	Выход логического элемента
В	Высскии	Высокий статический (входной
Н	Низкий	нли выходной) уровень Низкий статический уровень
в, и	Высокий, низкий	Логические уровни перед при-
-•		ходом тактового перепада
X	i —	Схема безразличиа к любым
		сигналам на даином входе (см.
+	i_	таблицы состояний) Микросхема с таким названием
7.	1	выпускается (см. таблицы но-
		менклатуры)
<b>□</b> , ↑		Положительный запускающий
	1	перепад (фронт) на тактовом
- 1	į	входе
<u> </u> _,	_	Отрицательный запускающий
		перепад (срез) на тактовом входе
	1-	Поличий импульс запуска на
_l l-		тактовом входе
a. ā	I —	Состояния выходов (уровни
- •		q=в илн q=и) перед приходом
_		тактового импульса (перепада)
Q, Q	-	Окончательные выходные уров-
		ни (Q=В или $H$ и $\overline{Q}$ = $H$ нли $B$ )
	1	после прихода тактового им-
0 0		пульса (перепада)
$Q_n$ , $Q_{n+i}$	-	Состояние выхода в моменты t <sub>n</sub> и t <sub>n+1</sub>
		in n in+1

Обозначенне	Номер табли- : ны. рисупка	Обозначение	Номер габли- им, рисунк∗
Обозначение  АГ1 АГ3 АП3, АП4 АП6 ГГ1 ИВ1, ИВ3 ИД1, ИД3, ИД4, ИД6, ИД7, ИД10, ИД14 ИЕ2, ИЕ4—ИЕ11, ИЕ14—ИЕ17 ИМ1—ИМ3, ИМ6, ИМ7 ИП2—ИП5 ИП6, ИП7 ИП9 ИР1, ИР11—ИР13, ИР15—ИР20 ИР21 ИР22—ИР25 ИР26	ны. рисупка Рис. 1.136 Рис. 1.138 Рис. 1.16 Рис. 1.18 Рис. 1.139 Табл. 1.65 Табл. 1.65 Табл. 1.85 Табл. 1.102 Рис. 1.18 Рис. 1.18 Рис. 1.119 Табл. 1.45 Рис. 1.110 Табл. 1.45	ЛАІ—ЛА4, ЛА6— ЛАІЗ, ЛАІ6, ЛАІ9 ЛЕІ—ЛЕ7 ЛИІ, ЛИЗ—ЛИ6 ЛДІ, ЛДЗ ЛЛІ ЛЛЗ ЛНІ—ЛН6 ЛРІ, ЛРЗ, ЛР4, ЛР9—ЛРІ1, ЛРІЗ ЛП4 ЛП5 ЛП7, ЛП8 ЛП10, ЛП11 ПР6, ПР7 РП1, РП3 РУ1, РУ2 СП1	Табл. 1.12 Табл. 1.15 Табл. 1.11 Рис. 1.29 Рис. 1.34 Табл. 1.4 Табл. 1.4 Табл. 1.17 Рис. 1.12.6 Рис. 1.34 Рис. 1.14 Рис. 1.15 Табл. 1.91 Табл. 1.91
ИР27 КПІ, КП2, КП5, КП7, КПІІ—КПІ5		ТВ15   ТЛ1—ТЛ3   ТМ2, ТМ5, ТМ7—ТМ9   ТР2	Табл. 1.19 Табл. 1.21 Рис. 1.53

# Таблица ПЗ. Соответствие наименований зарубежных и отечественных микросхем ТТЛ

74. 74LS. 74S.	K155, K565	74. 74LS, 74S,	K155, K555	74. 74LS, 74S,	K155, K555,
74F. 74AS.	K531, K1531,	74F, 74AS,	K531 K1531,	74F, 74AS.	K531, K1531,
74ALS	K1533	74ALS	K1533	74ALS	K1533
7400 7401 7402 7403 7404 7405 7406 7407 7408 7410 7411 7412 7413 7414	ЛАЗ ЛА8 ЛЕ1 ЛА9 ЛН1 ЛН2 ЛН3 ЛН4 ЛИ1 ЛА4 ЛИ3 ЛИ3 ЛЛ10 ТЛ1	7415 7416 7417 7420 7421 7422 7423 7425 7426 7427 7428 7430 7432 7437	ЛИ4 ЛН5 ЛП4 ЛА1 ЛИ6 ЛА7 ЛЕ2 ЛЕ3 ЛА11 ЛЕ4 ЛЕ5 ЛА2 ЛЛ1 ЛА12	7438 7440 7442 7450 7451 7453 7454 7455 7460 7464 7465 7472 7474	ЛА13 ЛА6 ИД6 ЛР1 ЛР11 ЛР3 ЛР13 ЛР4 ЛД1 ЛР9 ЛР10 ТВ1 ТМ2

74, 74LS, 74 74F, 74AS 74ALS	K155, K665, K531, K1531, K1533	74, 74LS, 74S. 74F, 74AS, 74ALS	K155, K555, K531, K1531, K1533	74, 74LS, 74S, 74F, 74AS, 74ALS	K155, K555, K631, K1531, K1533
74F, 74AS, 74ALS  7477 7480 7481 7482 7483 7485 7486 7490 7492 7493 7497 74107 74109 74112 74113 74114 74121 74123 74124 74125 74132 74136 74138 74139	ТМ5 ИМ1 РУ I ИМ2 ИМ3 СП1 ЛП5 ИЕ2 ИЕ4 ИЕ5 ИР1 ИЕ8 ТВ6 ТВ15 ТВ9 ТВ10 ТВ11 АГ3 ГГ1 ЛП8 ЛЕ6 ТЛ3 ЛА19 ЛЛ3 ИД7 ИД14	74F. 74As. 74ALS  74152 74153 74154 74155 74161 74163 74164 74165 74168 74169 74170 74172 74173 74174 74175 74180 74181 74185 74184 74185 74193 74194 74195 74197	КБЗІ. КІБЗІ, КПБ КП2 ИД3 ИД4 ИЕ9 ИЕ10 ИЕ18 ИР9 ИЕ16 ИЕ17 РП1 РП3 ИР15 ТМ9 ТМ8 ИП3 ИП3 ИП4 ПР6 ПР7 ИЕ6 ИЕ7 ИЕ14 ИЕ15	74F. 74AS. 74ALS  74245 74251 74253 74257 74258 74260 74261 74279 74283 74295 74298 74299 74322 74358 74365 74366 74367 74373 74374 74377 74381 74384 74385 74385 74385 74385 74385 74385 74385 74386 74377 74381 74384 74385 74385 74385 74385 74385 74385 74386 74377	К631, К1631, К1533  АП6 КП15 КП12 КП11 КП14 ЛЕ7 НП8 ТР2 ИМ6 ИР16 КП13 ИР24 ИР28 НМ7 ЛП10 ЛП10 ЛП10 ИР22 ИР23 ИР27 ИК2 ИП9 ИМ7 ИР25 ВГ1 ВЖ1 ИР26
74140 74141 74145 74148 74150 74151	ЛА 6 ИД1 ИД10 ИВ1 КП1 КП7	74198 74240 74241 74242 74243	ИР13 АП3 АП4 ИП6 ИП7	AM25S05 AM25S07 AM25S08 AM25S09 AM25S10	ИКІ ИРІ8 ИРІ9 ИР20 ИР21

### Таблица П4. Микросхемы КМОП •

Обозначение	Номер рисун- ка, таблицы	Обозначенне	Номер рисун- ка, таблицы
АГІ ГГІ ИДІ ИД5 ИЕ2—ИЕ5, ИЕ8— ИЕ11, ИЕ14—ИЕ16, ИЕ19	Рис. 2.81 Рис. 2.73 Рис. 2.58 Рис. 2.60 Табл. 2.16	ИМ1 ИП2ИП4 ИР2, ИР6, ИР9, ИР10, ИР12, ИР13 КП1, КП2 КТ1, КТ3	Табл. 2.29 Табл. 2.29 Табл. 2.22 Табл. 2.9 Табл. 2.9

Обозначеняе	Номер рисун- ка, таблицы	Обозначение	Номер рысун- ка, таблицы
ЛА7—ЛА10	Табл. 2.1	Py2	Табл. 2.29
ЛЕ5, ЛЕ6, ЛЕ10	Табл. 2.2	CAI	Табл. 2.29
ЛН1, ЛН2	Табл. 2.2	TBI	Табл. 2.11
ЛС2	Рис. 2.12	TJI	Рнс. 2.9
ЛП1, ЛП2, ЛП4,	Табл. 2.5	TMI—TM3	Табл. 2.11
ЛП1, ЛП12	Табл. 2.7	TP2	Табл. 2.11

## Таблица П5. Соответствие наименований зарубежных и отечественных микросхем КМОП

CD 4000A H	Қ176 и	CD 4000A n	К176 и	CD 4000 H	К176 и
CD 4000B	Қ561	CD 4000B	К561	CD 4000B	К561
CD4000 CD4001 CD4002 CD4006 CD4007 CD4009 CD4010 CD4011 CD4012 CD4013 CD4015 CD4016 CD4016 CD4017 CD4018 CD4019 CD4019 CD4020 CD4022	ЛП4 ЛЕ5 ЛЕ6 ИР10 ЛП1 ИМ1 ПУ2 ПУ3 ЛА7 ЛА8 ТМ2 ИР2 КТ1 ИЕ8 ИЕ19 ЛС2 ИЕ16 ИЕ9	CD4023 CD4025 CD4027 CD4028 CD4029 CD4030 CD4034 CD4039 CD4042 CD4043 CD4046 CD4049 CD4050 CD4050 CD4050 CD4050	ЛА9 ЛЕ10 ТВ1 ИД1 ИЕ14 ЛП2 ИР6 ИР9 РП1 ТМ3 ТР2 I'Г1 ЛН2 ПУ4 КП1 ИД5 ИЕ15	CD4061 CD4066 CD4093 CD4098 CD40107 CD40108 CD40181 CD40182 MC14502 MC14516 MC14520 MC14531 MC14584 MC14584 MC14581 MC14581 MC14582 MC14585	РУ2 КТ3 ТЛ1 АГ1 ЛА10 ИР12 ПУ6 ИП3 ИП4 ЛН1 ИЕ11 ИЕ10 СА1 ИП5 ИП5 ИП3 ИП4

## Таблица Пб. Соответствие наименований зарубежных и отечественных микросхем ЭСЛ

Мик	росхемы	Рису-	Микросхемы		PHCV-
Зарубежные	Отечественные	HOK	Зарубежные	Отечественные	Hok
MC10101 MC10102 MC10105	K500ЛM101 K500ЛM102 K500ЛM105	3.10 3.10 3.10	MC10106 MC10107 MC10109	К500ЛЕ106 К500ЛП107 К500ЛМ109	3.10 3.11 3.10

Мик	росхемы	PHCY-	Мин	росхемы	Рису-
Зарубежные	Отечественные	HON	Зарубежные	Отечественные	HOK
MC10110	к500ЛЛ110	3.10	MC10181	К500ИП181	3.30
MC10111	К500ЛЕ111	3.10	MC100102	К1500ЛМ102	3.37
MC10115	К500ЛП115	3.13	MC100107	K1500.7I1107	3.37
MC10116	К500ЛП116	3.13	MC100112	К 1500ЛП 112	3.37
MC10117	К500ЛК117	3.12	MC100114	K1500/III114	3.37
MC10118	К500ЛК118	3.12	MC100117	K1500.7K117	3.38
MC10123	К500ЛЕ123	3.10	WC100118	К1500ЛК118	3.38
MC10124	К500ПУ124	3.14	MC100122	K1500HII122	3.38
MC10125	К500ПУ125	3.15	MC100123	K1500BA123	3 38
MC10129	К500ЛП129	3.16	MC100130	K1500TM130	-
MC10130	K500TM130	3.18	MC100131	K1500TM131	3.39
MC10131	K590TM131	3.19	MC100136	K1500HP136	<b> </b>
MC10133	К500ТЛ133	3.20	MC100141	K1500HP141	3.40
MC10134	K500TM134	3.21	MC100150	K1500ИP150	3.41
MC10136	K500HE136	3.23	MC100151	K1500MP151	3.41
MC10137	K500ИE 137	3.23	MC100155	K1500KI1155	
MC10141	К500ИР141	3.24	MC100156	К 1500ИП156	3.42
MC10149	K500PE149	3.32	MC100160	К 1500ИП 160	3.43
MC10169	K500HB160	3.28	MC100163	К1500КП163	3.44
MC10161	К500ИД161	3.26	MC100164	K1500KIT164	3.44
MC10162	К500ИД162	3.26	MC100170	К1500ИД170	<b>)</b> —
MC10164	K500H.1164	3.25	MC100171	K1500KI1171	l —
MC10165	K500HB165	3.27	MC100194	К1500ИП194	
MC10173	K500TM173	3.22	MC100415	K1500PV415	
MC10179	К500ИП179	3.31	MC100470	K1500PV470	-
MC10180	K500HM180	3.29			
			1		

#### СПИСОК ЛИТЕРАТУРЫ

- 1. Аналоговые и цифровые интегральные микросхемы/Под ред. С. В. Якубовского. 2-е изд., перераб. М.: Радно и связь, 1984. 432 с.
- 2. Агаханян Т. М. Интегральные микросхемы. М.: Высшая школа, 1063
- 3. Digital integrierte Schaltungen. Signetix, 1979.
- 4. Integrated Circuits catalog. Texas Instruments, 1980.
- 5. Integrated Circuits catalog. RCA, 1979.
- 6. Глухов А. В., Кожемянни А. Н., Меерович Г. П. и др. Генератор с фазовой автоподстройкой частоты К564ГГ1//Электронкая промышленность. 1985. № 6 (134).
- 7. Абрайтис В. Б.—Б., Гутаускас А. Р., Дугиас И. Л. Быстродействующие интегральные микросхемы серий К100 и К500//Электронная промышленность. 1982. № 1 (107).
- Колеснева С. Н., Махонии О. Н., Переверзев В. А. Логические ЭСЛ схемы серии К1500//Электронная промышленность. 1985. № 6 (134).
- 9. H. Jungnickel Übersicht über integrierte TTL-Schaltungen//Radio, Fernsehen, Elektronik. 1985. N 8.

### ОГЛАВЛЕНИЕ

Предисловие
і. ЦПФРОВЫЕ МИКРОСХЕМЫ ТТЛ
1.1. Общие сведения об элементах ТТЛ 1.2. Схемотехника элементов ТТЛ 1.3. Традиционных элементов ТТЛ
1.3. Традиционные серин ТТЛ
TTI
1.5. Буферные и разрешающие элементы ТТЛ
1.6. Схемотехника элементов И, ИЛИ, И/ИЛИ
1.7. MUKDOCYONAL TTO, ILLI ILLIA ILLIA
1.7. Микросхемы ТТЛ: И,Й, ИЛИ, И/ИЛИ, расширители 1.8. Автогенераторы на этомутся ТТЛ, и ИЛИ,
1.9. Логические влементах 1171
1.10. Исключающее ИЛИ 1.11. Триггерные схемы 1.12. RS- и D-триггеры
111 Townson
1.13. ЈК-триггеры
1.14. Счетчики ТТЛ
1.15. Регистры ТТЛ
1.16. Дешифраторы и шифраторы ТТЛ 1.17. Мультиплексоры ТТЛ 1.
1.18. Сумматоры ТТЛ
1.19. Оперативные и постоянные запоминающие устройства ТТЛ
ства ТТЛ 1.20. Узлы вычислительных устройств 1.21. Ждущие мультивибраторы и автогомоготого 1.21.
1.21. Жлушне мультироба устройств
1.21. Ждущне мультивибраторы и автогенераторы . 18  2. ЦИФРОВЫЕ МИКРОСУЕМЫ ИМОРТ
- CKEMBI KMOII
2.1. Устройство и свойства логического элемента КМОП 19
2.3. Микросхемы с инверпорами и их применение
2.5. Преобразователен 21
2.5. Преобразователи уровней логических сигналов 22 2.6. Коммутаторы цифровых и аналоговых сигналов 22.7. Триггериые микросхемы к мол
2.8. Cuetuuvu noguaa 1010011
2.9. Регистры КМОП
2.11. Арифметические схемы КМОП
2.12. Микросхемы ФАП и милон 266
Э. ЦИФРОВЫЕ МІКРОСХЕМЫ ЭСЛ
21 C
3.1. Схемотехника логических элементор
3.2. Комбинаторные микросхемы селии К500
3.3. Триггеры, счетчики и регистры серии К500
3.4. Элементы вычислительных устройств из серии К500 308 3.5. Комбинаторные микроохему устройств из серии К500 316
3.5. Комбинаторные микросхемы серин К1500 316 3.6. Триггеры и регистры серин К1500 330
3.6. Триггеры и регистры серии K1500 330 3.7. Узлы вычислительно серии K1500 336
DESTRUMENTALLY VETDOUCTE CO VICOS
Список литературы 344
351
352